[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Помогите лекарством quartusII 3.0,пожалуйста.
—
uson
(02.10.2003 15:46, 46 байт)
Отв
—
KykyryzzZ
(23.10.2005 21:35
80.92.96.26
,
пустое
)
лажанул Ж)
—
KykyryzzZ
(23.10.2005 23:31
80.92.96.26
,
пустое
)
См. конференцию по ПЛИС стр. 82
—
Кн
(03.10.2003 12:38,
пустое
)
Инициализация в VHDL ?
—
NovikM
(02.10.2003 15:11, 149 байт)
(+)
—
-=Sergei=-
(02.10.2003 15:21, 392 байт)
Ответ: Первый способ справедлив только для моделирования,синтезатор на эту конструкцию положит.
—
OS
(02.10.2003 16:11,
пустое
)
почему для ПЛИС эту инициализацию не сделали - ХЗ. все-равно в битстриме есть начальные значения триггеров...
—
yes
(02.10.2003 17:02,
пустое
)
Оказывается, еще до 74 года в СССР существовали и развивались языки проектирования аппаратуры, например "ПРОЕКТ", кто нибудь сталкивался с ним? Существовали методы проектирования микропрограмных автоматов, операционных устройств и др.
—
А.И.
(02.10.2003 14:05,
пустое
)
ИТМиВТ вроде как разрабатывал САПР для себя же
—
yes
(02.10.2003 17:03,
пустое
)
Господа хорошие подскажите пожалуйста в quartuse мегафункция умножитель с плавающей точкой соответствует стандарту IEEE-754 или нет Заранее благодарен
—
discreet
(02.10.2003 10:13,
пустое
)
Добрый день господа! MAX+ сам выкидывает из проекта нужые тригеры . Все прверил вчера компилилось а сейчас не хочет. В чем может быть дело??
—
discreet
(02.10.2003 10:10,
пустое
)
а про Celoxica DK! кто-нибудь может рассказать (+ про Handel-C вообще)
—
yes
(02.10.2003 09:09, 651 байт)
(+)
—
Postoroniy_V
(02.10.2003 20:22, 502 байт)
А identify-ем кто-либо сумел воспользоваться?
—
yes
(01.10.2003 17:44, 169 байт)
Не подскажет ли ув. All где Protel99SE слить с лекарством.
—
Apple
(01.10.2003 12:01,
пустое
)
как склеить Synplify и ISE (в плане констрейнов)
—
yes
(01.10.2003 11:36, 573 байт)
а еще вопрос про Synplify - ные коннстрейны
—
yes
(01.10.2003 13:48, 259 байт)
ну и sdc обрабатывается каким-то левым интерпретатором
—
yes
(03.10.2003 08:45, 75 байт)
Он рожает .pcf (помоему). А Хилинх тот пцф хватает никого не спрашиваясь. Правка в юцф не поможет. Чем пцф и опасен.
—
zlyh
(01.10.2003 14:46,
пустое
)
Не PCF, а NCF - netlist constrints file. Частенько Synplify этим файлом подгаживает. Приходится его детально изучить, прежде чем разводить.
—
matyushin
(03.10.2003 06:15,
пустое
)
А если так?
—
andrew_b
(01.10.2003 11:55, 67 байт)
попробовал со (*) - не работает...
—
yes
(01.10.2003 16:33,
пустое
)
ну я уже скриптец написал, который звездочки цифрами заменяет
—
yes
(01.10.2003 13:39, 188 байт)
Угу. Причём в ucf-е возможно ещё придётся отличать data от DATA. Парсёр у Хилинха такой.
—
zlyh
(01.10.2003 12:22,
пустое
)
Не придется. Будет варнинг на несоответствие регистра. Но это не смертельно.
—
andrew_b
(01.10.2003 12:36,
пустое
)
Offtop. Я возмущен!!!
—
matyushin
(30.09.2003 11:37, 205 байт)
Да ладно тебе... Email-то тебе оставили. ("Бьют не по паспорту...") :-))))))
—
zlyh
(01.10.2003 10:45,
пустое
)
Ну, теперь-то...
—
Victor Yurchenko
(30.09.2003 11:57, 68 байт)
Русская дока на MODELSIM
—
AOSP
(29.09.2003 21:02, 133 байт)
немного приятного про XST/synplify VHDL (типа ложка меда в цистерну дегтя)
—
yes
(29.09.2003 17:01, 403 байт)
Приятно конечно, но ... Ответная ложка от их ИЕЕЕ Стд 1_0_7_6.6-1999
—
zlyh
(01.10.2003 11:03, 210 байт)
возращаясь к красоте VHDL описаний - как описывают интерфейсный регистр состоящий из битовых полей
—
yes
(29.09.2003 14:28, 559 байт)
Ответ: Ответ: в верилоге точно так, как тебе хотелось...
—
druzhin
(30.09.2003 15:25,
пустое
)
Что-то не понял, а свернуть все это нельзя?
—
andrew_b
(29.09.2003 16:27, 188 байт)
ню-ню :)
—
yes
(29.09.2003 16:56, 256 байт)
efdsdf
—
KykyryzzZ
(23.10.2005 21:14
80.92.96.26
,
пустое
)
я бы испльзовал alias
—
zlyh
(01.10.2003 12:16, 777 байт)
почему в Active-HDL 6.1sp1 после некоторых компиляций проекта, в одном фабе пропадает "use IEEE.STD_LOGIC_UNSIGNED.all" ???
—
Bug
(29.09.2003 12:02,
пустое
)
Xilinx ISE 6.1(не требует ключа), ChipScope 6.1 и др.. Email
—
Vlad23
(29.09.2003 06:37,
пустое
,
ссылка
)
Проблема в OrCADe с шинами. Ругается, что они без имени...
—
Pashka
(26.09.2003 12:03, 182 байт)
Ответ: Я вообще не в курсе правил форматирования...
—
Pashka
(26.09.2003 13:53, 148 байт)
Какая версия то? Давнеько уж не пользовал, чтоб сразу сказать.
—
Пятничный хрен
(26.09.2003 13:47,
пустое
)
Ответ: Версия 9.1 По всем Докам нет этого прикола, блин...
—
Pashka
(26.09.2003 13:57,
пустое
)
Действительно какой то прикол был у меня с 9.2 . Чего то пришлось стирать и обзывать по новому уже не вспомнить. Возьми самый простой листик и поэкспериментируй. И сравни с примерами. Обычно "засада " быстро находится.
—
Пятничный хрен
(26.09.2003 15:10,
пустое
)
Ответ: Спасибо. Сейчас попробую. Хоть я єто уже делал, но может что и пропустил.
—
Pashka
(26.09.2003 15:22,
пустое
)
Какие имена Вы присваивали шинам?
—
none
(26.09.2003 13:07,
пустое
)
Ответ: Я просто давал произвольное имя...
—
Pashka
(26.09.2003 14:08, 148 байт)
Читайте Help
—
none
(26.09.2003 15:34, 1293 байт)
Ответ: Только что всё здорово получилось. Надеюсь, что могу расчитывать на поддержку, т.к. путь мне надо пройти от OrCADa до производства ПП на предприятии.
—
Pashka
(26.09.2003 16:59,
пустое
)
Ответ.
—
none
(26.09.2003 18:43, 130 байт)
Ответ: Большущее спасибо. Я по Хэлпу проходился, но мне неповезло. А вот уроки я действительно плохо смотрел.
—
Pashka
(26.09.2003 16:41,
пустое
)
OrCAD
—
Pashka
(26.09.2003 11:56, 153 байт)
в какой-либо библиотеке write(buf,std_logic_vector) переопределен?
—
yes
(26.09.2003 09:01, 12 байт)
Тип std_logic(_vector) не определен в библиотеке std, поэтому std.textio про него ничего не знает (+)
—
andrew_b
(26.09.2003 10:35, 178 байт)
я тоже переопределил write - вот на что тратится время...
—
yes
(26.09.2003 12:17,
пустое
)
Я потратил время один раз. Но "на всю оставшуюся жизнь" :-))
—
andrew_b
(26.09.2003 13:05,
пустое
)
BTW: удалось взглянуть :). понятно, что пишу то же самое, но проще самому писать
—
yes
(30.09.2003 11:20, 17 байт)
еше пришлось в тестбенче real-ами пользоватся - это полный пи...
—
yes
(26.09.2003 09:06, 203 байт)
PLL в ACTEL
—
i2000
(24.09.2003 17:50, 211 байт)
Исходники в студию!
—
Зок Мёдов
(25.09.2003 01:25,
пустое
)
Ответ: Исходники здесь
—
i2000
(25.09.2003 11:48, 1857 байт)
Вы этот ACT генератор не очень используёте. Он много что не правильно генерит. Посмотрите в примере у ACTEL. И не забудьте SP 3 поставить.
—
KA
(26.09.2003 22:10,
пустое
)
Неудобство Альдека 6.1.Как с ним бороться?
—
Mad Makc
(24.09.2003 17:08, 334 байт)
Как всегда все это просто (+)
—
-=Sergei=-
(24.09.2003 19:38, 315 байт)
Круто.Буду на работе,попробую.Спасибки за ответ.А то я думал,что один так уродуюсь.
—
Mad Makc
(24.09.2003 20:48,
пустое
)
Господа, помогите с ломалкой для Synplify 7.2.1
—
NoMore
(24.09.2003 13:34,
пустое
)
Может лучше воспользоваться Synplify 7.3.1 & лекарство, что на nagano?
—
miki
(24.09.2003 14:58,
пустое
)
а где єто нагано искать ?
—
NoMore
(25.09.2003 14:18,
пустое
)
помогите оптимизировать VHDL код
—
Bug
(23.09.2003 16:50, 2315 байт)
decoder.v
—
none
(24.09.2003 00:19, 938 байт)
На 2001 написал бы. И шансов у VHDL ваятелей ну никаких по краткости и понятности.
—
Пятничный хрен
(26.09.2003 13:50,
пустое
)
оптимизированый VHDL код - это Verilog код, полностью согласен
—
yes
(25.09.2003 09:13,
пустое
)
Абсолютно не согласен. Cм. decoder.vhd:(+)
—
ENV
(25.09.2003 17:45, 1060 байт)
И это не предел! :-)
—
andrew_b
(26.09.2003 08:58, 885 байт)
А еще можно так:(+)
—
ENV
(26.09.2003 09:33, 887 байт)
А так? (Бритва Оккама в действии) :-)
—
andrew_b
(26.09.2003 10:20, 1188 байт)
Все бы хорошо, только вот ...
—
none
(26.09.2003 12:17, 622 байт)
Совершенно верно!!!
—
ENV
(29.09.2003 09:52,
пустое
)
Не согласен! Но спорить не буду :-)
—
Victor®
(25.09.2003 09:57,
пустое
)
Вот что-то похожее. Сделайте по аналогии
—
Victor®
(23.09.2003 17:58, 937 байт)
Не, не так (не внимательно прочитал, хотя как дешифратор - это работает) Вы, очевидно, какую-то страничную адресацию задумали. Надо адрес защелкивать. Подумайте, желательно какое-то тактирование еще завести.
—
Victor®
(23.09.2003 18:44,
пустое
)
ПОМОГИТЕ ЗАПУСТИТЬ SYNPLIFY 7.3.1
—
discreet
(22.09.2003 22:17, 80 байт)
С чего начать?
—
Данилов
(21.09.2003 09:02, 39 байт)
Забыть про нее. Аппетит приходит во время еды. Когда во вкус войдешь! Пожалеешь потраченное время.
—
Пятничный хрен
(26.09.2003 13:56,
пустое
)
Встречный вопрос. А чего ты хочешь ? Изучать логическое проектирование ? Решить какую-то конкретную задачу ? Или повесить эту плисину у себя над кроватью ? :)))
—
Мартовский Котяра
(21.09.2003 14:08,
пустое
)
задачку, но не ЧИСТА КАНКРЕТНУЮ ))) что-нибудь простое, чтоб освоить программирование.
—
Данилов
(21.09.2003 15:36,
пустое
)
Тогда сперва скачай доки, посмотри чем твоя плисина программируется, чем шьется, спаяй макетную плату, и вперед ! :)) Если просто будешь читать курс VHDL или VERILOG, гарантированно ничему не научишся. Обучаемся мы только топчась по клаве :)))
—
Мартовский Котяра
(22.09.2003 21:23,
пустое
)
Наконец то !!!! Слава Аллаху, Одину и Джа !!! На нагано выложили Identify !!!! В связи с этим вопрос. Есть ли уже лекарство, или мне приложить свою когтистую лапу к процессу лечения ?
—
Мартовский Котяра
(19.09.2003 22:51,
пустое
)
Так там в архиве есть все что надо для нормальной работы
—
Victor®
(22.09.2003 11:39,
пустое
)
О! Профессор взлома! Где Вы были?
—
Пятничный хрен
(19.09.2003 23:27,
пустое
)
Где быть Коту, как не по окрестным помойкам прогуливаться... Ведь в марте 365 дней, и раз в 4 года выходной :))) А с Identify сореньки, скачав разглядел что все в одном флаконе. Ну поюзаем, поглядим как оно будет отлаживаться... Это для Нашего Мурлычества довольно трудный момент :))
—
Мартовский Котяра
(20.09.2003 11:55,
пустое
)
Хрен ты наверно не женат. Чё не спишь. Или у тебя сейчас утро?
—
KA
(19.09.2003 23:47,
пустое
)
Я в прошлую пятницу обосрался. Носом по клаве стукал. Бдю пока!
—
Пятничный хрен
(20.09.2003 02:07,
пустое
)
Rotten с KA все окучили.... А на С и плюс плюс всем насрать?
—
Пятничный хрен
(19.09.2003 21:05,
пустое
)
Хрен - ты что охренел? Чегл на людей нападаешь? Пиши на чем хочешь....
—
leoyv
(20.09.2003 01:25,
пустое
)
Озвучиваю чего вижу. КА тут вовсю про С щелкал.
—
Пятничный хрен
(20.09.2003 02:19, 34 байт)
Не провоцируй, никто не поведётся.
—
KA
(19.09.2003 22:04,
пустое
)
KA.?! Сам тут с Celoxica всех закапывал? Пишу мол только на С! Rotten уже давно всех на С заставил писать.! И чаво?
—
Пятничный хрен
(19.09.2003 22:50,
пустое
)
Я пишу на с?! Я на нём пишу, когда это удобно. И не более. Для этого и в сеть его бросил.
—
KA
(19.09.2003 23:42,
пустое
)
Спасибо что в сеть бросил. Кстати как оно ? Ты его уже опробовал ? Каковы впечатления ?
—
Мартовский Котяра
(21.09.2003 14:10,
пустое
)
Ну прям - записано же. Ой а тут уже уголовщина!
—
Пятничный хрен
(20.09.2003 02:32,
пустое
)
Active-HDL -> Leonardo -> MAXplus - не работает :-(
—
Bug
(19.09.2003 13:16, 1324 байт)
Виноват отсутствующий ресет.
—
-=Sergei=-
(19.09.2003 18:48, 246 байт)
ХА! вот сейчас попробовал передать этот делитель отдельным проэктом в MAXplus, всё работает, а в составе моего проекта не хотит :-\
—
Bug
(22.09.2003 10:58,
пустое
)
тогда получаеться что симулятор у Active-HDL глупенький ???
—
Bug
(22.09.2003 10:47,
пустое
)
Нет, не глупенький (+)
—
-=Sergei=-
(22.09.2003 11:40, 175 байт)
AHDL61 ругается # SDF: Error: Error while opening a SDF file и ес-но тайминговая симуляция не идет , в чем может быть причина?
—
cdg
(18.09.2003 18:35,
пустое
)
Это нео на Verilog ругается, при VHDL тайминговом моделировании все ОК, и в 5.2 версии все как-то через ж@пу запускалось.... :о((((
—
cdg
(18.09.2003 19:09,
пустое
)
Вопрос: когда у вас случалась разница в функциональном и пост-синтез моделировании, в чем была причина?
—
cms
(18.09.2003 16:43, 320 байт)
На multiclock-ах частоты медленно, медленно, очень медленно разбегаются...
—
zlyh
(18.09.2003 18:02, 180 байт)
обычно при моделировании (по крайней мере для Verilog) в этом случае варнинги сыпятся
—
yes
(19.09.2003 11:47, 64 байт)
Не зная что такое specify. Я о том что если в realtime плата падает через несколько часов, то моделировать это... Остаётся уповать на планирование проекта и красоту его реализации. (Предупреждения о нарушении setup или hold конечно существуют)
—
zlyh
(19.09.2003 12:40,
пустое
)
Глюк при симуляции в ActivHDL6.1sp1
—
RobDSP
(18.09.2003 13:00, 2318 байт)
У тебя верилог. Увы и ах, но Active HDL верилог вообще поддерживает несколько хуже чем vhdl. Возможно в этом дело ?
—
Мартовский Котяра
(21.09.2003 14:14,
пустое
)
Где бы разжиться сервером лицензий и демоном snpslmd для Synopsys под винды? о-о-оченно надо.
—
Masha
(16.09.2003 17:25,
пустое
)
есть ли в природе метод сконвертировать констрейны XST в Synplify?
—
yes
(16.09.2003 17:08, 77 байт)
А где посмотреть какие контакты VCCIO соответствуют IO у MAX3000A.
—
Victor®
(16.09.2003 15:56,
пустое
)
Замените 3000А на 7000B - и будет вам счастье!
—
SМ
(17.09.2003 09:59,
пустое
)
|||EPM7032BTC44-7 ~ 5$ ||| EPM3032ATC44-7 ~2.7$||| Да нет счастья (не устраивает цена) :-). Вопрос уже решился, спасибо всем за ответы.
—
Victor®
(17.09.2003 10:30,
пустое
)
Это как, не понял? А так - изучайте .rpt файл вашего проекта, там все написано ...
—
Виноградов Алексей
(16.09.2003 16:19,
пустое
)
При установке опции Multivolt IO получаю VCCIO=2.5V. Я считал, что можно один VCCIO зацепить на +3.3 V, а другой на +2,5V. Но об этом нигде не написано. Похоже, что так нельзя
—
Victor®
(16.09.2003 16:29,
пустое
)
The VCCIO pins can be connected to either a 3.3–V or 2.5–V power supply, depending on the output requirements. Это из DataSheet. (Наш переводчик сказал, что явно непонятно) Потому и был вопрос. Вообщем, так как я думал не получится. Немаэ VCCIO Bank у MAX3000A :-(
—
Victor®
(16.09.2003 16:47,
пустое
)
Можно было их тестером между собой прозвонить :-) А у кого есть такое разделение?
—
Андрей_Пр.
(16.09.2003 21:27,
пустое
)
Можно было и тестером. Хотелось официальный пейпер.
—
Victor®
(17.09.2003 09:43,
пустое
)
Ответ: У толстых плисуёвин точно есть: к примеру, у Циклонов :).
—
asoneofus
(16.09.2003 22:38,
пустое
)
Мерси, буду знать...
—
Андрей_Пр.
(16.09.2003 22:59,
пустое
)
Знаете ли вы?
—
Bobby
(16.09.2003 13:57, 81 байт)
Где-то видел, что не менее 100
—
Victor®
(16.09.2003 15:49,
пустое
)
Говорят, 100, но пока ни одной до смерти замучить не удалось
—
Виноградов Алексей
(16.09.2003 16:18,
пустое
)
Уже замучал, и не одну :) Но циклов явно больше 100. Есть ещё бяка: случаи были на многошитых прошивка терялась.
—
asoneofus
(16.09.2003 22:40,
пустое
)
Для yes, по поводу BRAM
—
V61
(16.09.2003 13:03, 1236 байт)
Извиняюсь, все получилось нормально.
—
V61
(16.09.2003 13:49,
пустое
)
в xst.pdf даны примеры включения. непонятно только почему не сделали инициализацию...
—
yes
(16.09.2003 13:51,
пустое
)
Ответ: Там не задействован RST
—
V61
(16.09.2003 14:08, 51 байт)
и у физической BRAM сброс, как таковой, отсутствует
—
yes
(16.09.2003 14:48,
пустое
)
Уважаемые! как залечить МАХ+ 10.2 чтобы компилил VHDL проекты? Стандартная лицензия, взятая на altere это не позволяет, при компиляции говорит Current license file does not include " VHDL Design Entry" application or feature
—
RUAL
(16.09.2003 07:51,
пустое
)
Ответ: Средство лечения известно. Смотрите конференцию по ПЛИС, по-моему, за 2001 г.
—
eng620
(16.09.2003 08:38,
пустое
)
Как по тексту программы на Verilog можно предсказать какое будет энерогопотребление у чипа(хотя бы порядок цифр для определенной технологии - например 0.35мкм))
—
i2000
(15.09.2003 16:20,
пустое
)
Ответ: Синтезировать надо обязательно,+ системная частота проекта + напряжения питания+ технологические параметры вентилей для данной технологии.Формулы есть.
—
OS
(16.09.2003 10:56,
пустое
)
наверно проще всего синтезировать, а потом повер_эстиматор запустить
—
yes
(15.09.2003 16:29,
пустое
)
за повер_эстиматор могут деньги хотеть, можно воспользоватся задачкой toggle_count
—
yes
(15.09.2003 17:24, 485 байт)
взгляните - мой глюк или моделсима
—
yes
(15.09.2003 16:14, 2202 байт)
а выполняется ли цикл?
—
zlyh
(15.09.2003 19:07, 429 байт)
я больше не ковырял, но по Modelsim-овскому брекпоинту останавливался
—
yes
(16.09.2003 11:47, 143 байт)
Просто отладке "принт"-ом я доверяю с детства. Если нужен источник сигнала то в процессе wait for 5 ns . Я как то больше командами симулятора (Tcl).
—
zlyh
(16.09.2003 16:06,
пустое
)
Ответ: signal RAM : ram_type := (others => x"0");
—
V61
(15.09.2003 16:30, 87 байт)
да. так проще. а с процессами почему так?
—
yes
(15.09.2003 16:39, 118 байт)
Ответ: Скорее всего
—
V61
(15.09.2003 17:09, 1024 байт)
а зачем wait 1 ps? это что какое-то стандартное свойство VHDL симулятора. почему нельзя в одном дельта-цикле изменить всю память?
—
yes
(15.09.2003 17:18, 294 байт)
Ответ: Я не эксперт по языку
—
V61
(15.09.2003 18:18, 527 байт)
нет - это стандартное описание двухпортовой памяти и оно синтезируется в BRAM (XST, Synplify)
—
yes
(15.09.2003 18:42, 62 байт)
Ответ: На счет BRAM, я не знал
—
V61
(15.09.2003 18:57, 143 байт)
BTW - во втором цикле работает без задержки
—
yes
(15.09.2003 17:25,
пустое
)
не получилось вырезать - в первом случае отдельный процесс
—
yes
(15.09.2003 16:17, 106 байт)
какая разница между "+" в std_logic_signed и std_logic_unsigned?
—
yes
(15.09.2003 11:39, 362 байт)
Так наверное для положительных никакой (а ведь в signed могут быть и отрицательные числа)
—
Victor®
(15.09.2003 12:11,
пустое
)
Сумматор --- он и есть сумматор. Ему все равно, что вы подаете на его входы. Он ничего не знает ни о каких знаках. Все дело в вас - как вы эти числа интерпретируете.
—
andrew_b
(15.09.2003 12:31,
пустое
)
"Все дело в вас - как вы эти числа интерпретируете" Конечно, согласен.
—
Victor®
(15.09.2003 14:17,
пустое
)
вопрос в том, что для тестбенча мне надо файлы читать
—
yes
(15.09.2003 13:29, 532 байт)
Что альтернативного для AHDL Generate есть в Verilog-е?
—
YAB
(14.09.2003 21:30, 196 байт)
(AHDL == VHDL) = FALSE
—
YAB
(16.09.2003 20:35,
пустое
)
в Verilog 2001 есть generate, vector instantiation ... а вообще можно писать без generate (это типа как goto в процедурных языках)
—
yes
(15.09.2003 08:52,
пустое
)
Позвольте, позвольте. Меня смутило "goto". VHDL-ный generate позволяет параметризировать установку instance-ов (и портов). (AHDL наверно тоже самое). До Verilog2001 там такого не было в принципе. Вопрос: в Verilog2001 могу ли параметризировать установку instnce_ов (блоков, портов)?
—
zlyh
(15.09.2003 11:03,
пустое
)
не было
—
yes
(15.09.2003 11:21, 428 байт)
я не удоволетворился. Уточняю ещё
—
zlyh
(15.09.2003 12:10, 1593 байт)
BTW: книжка Douglas J. Smith - а , которую Вы рекламировали где-нибудь в сети не объявилась?
—
yes
(15.09.2003 13:31,
пустое
)
прочитал несколько раз - не понял :)
—
yes
(15.09.2003 13:20, 807 байт)
ещё
—
zlyh
(15.09.2003 15:29, 1074 байт)
у меня (VHDL) есть такая же ситуация
—
yes
(15.09.2003 16:25, 405 байт)
Exemplar Leonardo Spectrum 2001_1d Кряк
—
Serega_lab
(14.09.2003 18:45, 333 байт)
Может быть лучше использовать Leonardo Spectrum 2003 или Precision Synthesis 2003? Для Leonardo Spectrum можеш взять "универсального солдата" с nagano.
—
miki
(15.09.2003 10:40,
пустое
)
Ответ:
—
Serega_lab
(15.09.2003 16:51, 128 байт)
Нужен кряк для ModelSim
—
Ruslanich
(12.09.2003 18:29, 67 байт)
На nagano вроде лиц ген есть.
—
Пятничный хрен
(12.09.2003 20:18,
пустое
)
Ответ:
—
Milan
(18.09.2003 15:59, 28 байт)
Работа с ModelSim
—
JohnKorsh
(12.09.2003 16:34, 96 байт)
Ответ: Options->Edit Preferences->Source Windows->Font.
—
OS
(12.09.2003 16:51,
пустое
)
Где можно можно посмотреть где что в каких библиотеках лежит. Не могу побороть оператор ROL. :(
—
ot2da
(12.09.2003 15:53,
пустое
)
ise5.2\vhdl\src\ieee\numeric_std.vhd
—
-=Sergei=-
(12.09.2003 16:29, 22 байт)
Узконаправлено, но всё-равно спасибо. Нашёл pdf-ник но он блин на немецком, хорошо что цифири те что надо. Кому интересно ссылка на его директорию там ещё есть кое-что...
—
ot2da
(12.09.2003 17:20,
пустое
,
ссылка
)
Ув. коллеги! Как просто и компактно на VHDL описать введение задержки (LCELL) для шины? Пагубность введения такой задержки осознаю, каюсь и переживаю. Сигналы управления, увы, задерживать не могу, а могу только шину данных.
—
eng620
(12.09.2003 15:49, 224 байт)
Ответ:
—
-=Sergei=-
(12.09.2003 15:55, 203 байт)
Ответ: примитив LCELL в ПЛИС ALTERA
—
eng620
(12.09.2003 16:02,
пустое
)
Тогда все правильно.
—
-=Sergei=-
(12.09.2003 16:20,
пустое
)
Ответ: Огромное спасибо!!!
—
eng620
(15.09.2003 10:07,
пустое
)
MAXplus при компиляции выдаёт Warning: I/O error - can't open file "*.lmf" , что это за файл такой, для чего он нужен ?
—
Bug
(12.09.2003 15:41,
пустое
)
MaxPlus II: Imlement ONLY in EAB - как это сделать?
—
Nick Kovalyov
(11.09.2003 23:29, 387 байт)
Dedicated Clock Pins на Acex EP1K50TC144
—
Bug
(11.09.2003 17:13, 423 байт)
Так это он сам на своих разработчиков ругается. А не на пины и клоки. Попробуйте отключить квартус-фиттер, применить другую версию макс-плюса или собственно квартус.
—
SМ
(11.09.2003 23:02,
пустое
)
а где отключается этот квартус фиттер ?
—
Bug
(12.09.2003 10:44,
пустое
)
сорри, немного покапавшись в настройках увидел где его отрубить, этот фиттер. А какие последствия могут быть при его отключении ?
—
Bug
(12.09.2003 10:56,
пустое
)
Да просто другое размещение будет на кристалле. и все. тайминги поменяются.
—
SМ
(12.09.2003 13:02,
пустое
)
я пользуюсь сейчас MAXplus v10.22, на версии 10.1 тоже самое было :-( , а квартусом я никогда не пользовался
—
Bug
(12.09.2003 10:43,
пустое
)
Или, даже, немного "пошаманить" втыканием LCELL'ов в нужные места.
—
SМ
(11.09.2003 23:11,
пустое
)
это ещё как ? я плохо себе представляю... просто я максом не так давно пользуюсь
—
Bug
(12.09.2003 10:46,
пустое
)
А это от среды вообще не зависит. Это в исходниках...
—
SМ
(12.09.2003 13:03,
пустое
)
Подскажите где можно ознакомиться с хотя бы с одним из форматов архивов: rar, arj, zip, ace, lha, и т.п.
—
archiv
(11.09.2003 10:57, 104 байт)
http://myfileformats.com
—
Victor Yurchenko
(11.09.2003 16:14,
пустое
,
ссылка
)
На sourceforge сходи - там должно найтись что-нить...
—
SМ
(11.09.2003 13:58,
пустое
)
кандидатам технических наук и докторам
—
AOSP
(11.09.2003 10:46, 775 байт)
Может вопрос не в конфу, но все же: подскажите сколько примерно стоит лицензия на Precision Syntesis. А то дистрибьюторы прямо на вопрос не отвечают, хитрят, хитрят...
—
Ньюбай
(10.09.2003 18:05,
пустое
)
Стоимость пакета колеблется в диапазоне от 40 до 150 тысяч у.е
—
maegg
(11.09.2003 17:21,
пустое
)
У Mentor всё не дешево. И он хуже Synplify.
—
KA
(10.09.2003 18:32,
пустое
)
В очередной раз сравнил синтез Symplify и XST. Ну и тормоз этот XST, но синтез делает лучше. Не пожалейте времени ребята. Может я ошибаюсь!?
—
Пятничный хрен
(12.09.2003 20:25,
пустое
)
Mentor говорит, что Precision делает дизайн на 30% лучше чем Leonardo
—
Ньюбай
(15.09.2003 19:00,
пустое
)
У кого есть кряка на "ADPCM Megafunction"
—
Amid
(10.09.2003 17:58,
пустое
)
Истинный Altera User - без мозгов хочу халяву. Но ведь пару строк совсем в лом написать. Потом у Xilinx на один канал просто в кореген сгенерить можно.
—
Пятничный хрен
(12.09.2003 20:31,
пустое
)
Забирайте, кому интересно. VHDL code implements 50%-duty-cycle divider
—
Victor®
(10.09.2003 17:48,
пустое
,
ссылка
)
Сколько шуму из-за ничего, раздули в "научную статью", каждый инженер умеет делать это. Разделить тактовые импульсы на произвольное число тактов можно в общем виде обычным конечным автоматом. Типовые очевидные варианты -- это счетчик по модулю с Т-триггером на выходе переноса (только перенос не на счетный вход, а на T-вход!), а для небольших значений делителя -- можно обычный сдвиговый регистр. Как описываются эти элементы на VHDL, есть в документации к САПР (например к maxplus)
—
А.И.
(11.09.2003 10:55,
пустое
)
Извиняюсь, не совсем прав, не совсем понял проблему, поторопился.....
—
А.И.
(11.09.2003 11:06,
пустое
)
Подскажите альтернативу ModelSym при работе в ISE 5.
—
MaxG
(10.09.2003 16:58,
пустое
)
Проблема в том, что спустя какое-то время после инсталяции ModelSymXE отказывается запускаться.
—
MaxG
(15.09.2003 09:52, 446 байт)
К сожалению сложно. Cadence XL не всегда соображает. Я лично. Пользую Aldec 6.1, но только для функциональной проверки. Как меня не убеждали чиповаятели. Нет нихрена соответствия с временами в МоdelSim и реальным железом в FPGA. Осцилограф то не врет.
—
Пятничный хрен
(12.09.2003 20:47,
пустое
)
Уточните пожалуйста! какую модель вы использовали при симуляции?
—
Qwest
(13.09.2003 00:16, 261 байт)
формат cdc файла от chipscope - где-нибудь опубликован? хочу видеть сигналы с именами, а не Sygnal_123
—
yes
(09.09.2003 16:44, 139 байт)
для СТРАЖДУЩЕГО
—
net
(09.09.2003 15:50, 37 байт,
ссылка
,
картинка
)
Просит license... Как лечить?
—
druzhin
(10.09.2003 13:06,
пустое
)
в соседней конфе читай
—
net
(10.09.2003 17:16,
пустое
)
для СТРАЖДУЩЕГО
—
net
(09.09.2003 15:50, 37 байт,
ссылка
)
может как-нибудь можно сделать селоксику доступной для скачивания?
—
страждущий
(09.09.2003 14:13,
пустое
)
предложи быстрый канал и доступный - в миг загрузим
—
net
(09.09.2003 15:12,
пустое
)
Подскажите как переделать jedec файл в описание логики (eqn) или лучше VHDL, Verilog???
—
ed77
(09.09.2003 12:09, 159 байт)
делитель частоты VHDL
—
Bug
(08.09.2003 18:29, 202 байт)
Вот когда-то делал (правда на AHDL) Synchronous Divisor by N with 50/50 Output Duty Cycle
—
Victor®
(10.09.2003 17:12, 2531 байт)
Ответ: Нужно 50% заполнение или любое?
—
V61
(09.09.2003 12:46,
пустое
)
надо такойже импульс как и на входе, т.е. обычный меандр. да, 50%.
—
Bug
(09.09.2003 12:55,
пустое
)
Ответ: Был такой модуль
—
V61
(09.09.2003 13:23, 216 байт)
Очень хочется узнать, как поделить сигнал, например, на 16 используя всего 2 FF ?
—
urri
(09.09.2003 14:04,
пустое
)
Ответ: На SRL
—
V61
(11.09.2003 13:44, 139 байт)
OOPS! DLL в Virtex делит до 16 раз
—
Slavko
(09.09.2003 10:38,
пустое
)
Ответ:
—
Slavko
(09.09.2003 10:36,
пустое
)
Если скважность не критична, то простым счетчиком.
—
andrew_b
(09.09.2003 08:26,
пустое
)
делаю так ->
—
Bug
(09.09.2003 12:01, 416 байт)
Обычный суммирующий счетчик пишется так:
—
andrew_b
(09.09.2003 12:32, 1093 байт)
Теоретический вопрос - во что синтезируется конструкция cnt <= cnt + 1; ?
—
Stewart Little
(09.09.2003 17:22, 91 байт)
Что значит "честным"?
—
andrew_b
(10.09.2003 09:21,
пустое
)
Классическим синхронным, с параллельным переносом.
—
Stewart Little
(10.09.2003 11:17,
пустое
)
Да. А почему вы сомневаетесь? Вы предлагаете писать счетчики по-другому?
—
andrew_b
(10.09.2003 11:30,
пустое
)
Нет, не предлагаю, тем более что как писалось ранее, вопрос теоретический. Но ...
—
Stewart Little
(10.09.2003 13:44, 507 байт)
Синтезатор не делает сумматора с регистром. (+)
—
andrew_b
(10.09.2003 14:13, 144 байт)
Но почему он (зараза) медленный получается ?
—
Stewart Little
(10.09.2003 14:56, 124 байт)
Всё зависит от синтезёра. И от того что понимать под "+". Это же тоже функция (простая смертная, как её инженер определил).
—
zlyh
(10.09.2003 16:30,
пустое
)
To Stewart Little (по поводу быстродействия счетчиков).
—
Victor®
(10.09.2003 16:21, 465 байт)
С альтерой-то все понятно - там "все украдено до нас" - ставим LPM и в ус не дуем.
—
Stewart Little
(11.09.2003 11:52, 311 байт)
Классическим синхронным, с параллельным переносом.
—
Stewart Little
(10.09.2003 11:16,
пустое
)
что я делаю не так ? попробовал первый вариант, ругаеться на строке cnt <= cnt + "1"; говорит что Operator "+" is not defined for such operands.
—
Bug
(09.09.2003 12:52,
пустое
)
Библиотеки
—
-=Sergei=-
(09.09.2003 13:01, 114 байт)
А зачем (+)
—
andrew_b
(09.09.2003 13:30, 105 байт)
В данном конексте да arith не нужна, но (+)
—
-=Sergei=-
(09.09.2003 14:31, 189 байт)
cnt <= (unsigned)cnt + 1;
—
IAE
(09.09.2003 14:00,
пустое
)
Не понял... Поподробнее?
—
andrew_b
(09.09.2003 14:02,
пустое
)
А вот интересно, каким софтом нынче пользуются уважающие себя ASIC дезайнеры ?
—
Рыба
(08.09.2003 18:09,
пустое
)
Ответ: DC, PrimeTime, Modelsim. Хотя хотся xx-Verilog какой-нить заместо менторовского чуда.
—
SМ
(14.09.2003 22:36,
пустое
)
Ответ:
—
Qwest
(09.09.2003 23:42, 78 байт)
старым добрым, проверенным
—
мясо
(09.09.2003 13:31,
пустое
)
А новым и злым, к тому же совсем непроверенным слабо? :)
—
Зок Мёдов
(11.09.2003 23:29,
пустое
)
А по конкретнее?
—
молоко
(09.09.2003 17:11,
пустое
)
а в стандарте VHDL что-нибудь говорится про несовпадение количества портов в component и соответствующей entity ?
—
yes
(08.09.2003 16:38, 405 байт)
Насчет стандарта не знаю, но из практики (+)
—
andrew_b
(08.09.2003 17:20, 516 байт)
вопрос: как можно не делать декларацию компонента - вроде как использовать без деклорации в VHDL нельзя?
—
yes
(09.09.2003 09:40,
пустое
)
Ответ (+)
—
andrew_b
(09.09.2003 10:07, 473 байт)
Виноват, слово "use" не надо.
—
andrew_b
(09.09.2003 10:17,
пустое
)
меня тоже взволновало отсутствие логики :) - я дал дополнительную подсказку
—
yes
(08.09.2003 19:13, 240 байт)
есть Identify™ 1.2 Production у кого есть лекарство ? кто поможет?
—
net
(08.09.2003 15:07,
пустое
)
Ответ: Закчай дистрибутив, на лекарство надо минут 20. Отвечу на письмо.
—
Vlad23
(09.09.2003 07:13,
пустое
)
я принимаю только безвозмездную помощь - отвечу по email
—
net
(09.09.2003 09:57,
пустое
)
Quartus II 3.0 заработал.
—
IEEE
(08.09.2003 13:08, 59 байт)
гы - гы ;-)) лечика в соседней конфе еще месяц назад была - сегодня я ее еще раз повторил ;-)
—
net
(08.09.2003 14:11,
пустое
)
Soft. Altera, Aldec, Xilinx и др. Отвечу на email.
—
Vlad23
(08.09.2003 06:18,
пустое
,
ссылка
)
Ответ: Новая ссылка.
—
Vlad23
(15.09.2003 06:27,
пустое
,
ссылка
)
Какой набор программного обеспечения необходимо иметь для программирования на VHDL под CPLD ALTERA 3000, 7000 и Xilinx COOLRUNER? Программных пакетов больше десятка могу назвать, но каие из них качать а про какие сразу забыть, помогите пожалуйста разобраться. Скачаный MAX+PLUS от ALTERA сразу показался не очень дружелюбным :(
—
DM
(07.09.2003 10:58,
пустое
)
MAX+PLUS от ALTERA один из САМЫХ дружелюбных пакетов - у него много других недостатков, он уж упрекать его в неудобстве никак нельзя. Ну а стандартный набор может сотоять из следующего:(+)
—
leoyv
(07.09.2003 22:45, 611 байт)
а я на пункт 1) советовал бы Xemacs (ну очень правильный редактор) с Verilog и/или VHDL модой
—
yes
(08.09.2003 16:20, 308 байт)
Ответ: 2 leoyv
—
IEEE
(08.09.2003 13:04, 45 байт)
Cadence NC-Verilog is the industry's premier Verilog simulator....
—
Leoyv
(09.09.2003 11:16, 173 байт)
Подскажите, пожалуйста, где можно найти относительно новую схему для эмулятора Texas DSP?
—
ed77
(06.09.2003 13:15, 187 байт)
Ответ:
—
IEEE
(08.09.2003 13:10, 40 байт)
Ответ:
—
ed77
(09.09.2003 12:42, 92 байт)
ActiveHDL6.1 и тормоза (+)
—
Зок Мёдов
(05.09.2003 21:25, 521 байт)
Соображения: 1. писали его явно не на С++, тормозить наверное по любому будет. 2. файл License.dat 11K - может его проверяет и тормозит, после появления License.dat, наверно в двое стал тормозить.
—
algent
(06.09.2003 17:19,
пустое
)
Наврал, блин - под VC++ писали....
—
algent
(06.09.2003 18:06,
пустое
)
Откомпилирован в .NET
—
Volodymyr
(07.09.2003 18:39,
пустое
)
ADPCM Megafunction
—
Dima_Tsirulevsky
(05.09.2003 16:40, 275 байт)
Coregen Xilinx на халяву один канал генерит! И сказал бы ... .... ... ... ... ...все потом обидятся.
—
Пятничный хрен
(05.09.2003 17:39,
пустое
)
Help me .....
—
Dima_Tsirulevsky
(09.09.2003 10:26, 140 байт)
Еще раз подчеркну!!! Все заимствовано мной из предыдущих сообщений в конфе!!! Первый автор - Мартовский Котяра! Низкий ему поклон! Второй автор - Кряка SP1 - не помню его ника. Но тоже низкий ему поклон.
—
Пятничный хрен
(05.09.2003 15:02,
пустое
)
AHDL61sp1WebVersion - system clock has been set back by 34583 minutes
—
Bug
(05.09.2003 12:48, 307 байт)
Dewayne
—
Felix
(10.07.2006 11:29
200.65.127.163
, 1814 байт,
ссылка
)
Rudolph
—
Kristian
(30.06.2006 22:01
165.228.131.11
, 1600 байт,
ссылка
)
Isaias
—
Myron
(25.06.2006 19:20
125.244.91.2
, 1725 байт,
ссылка
)
Isaias
—
Myron
(25.06.2006 19:20
165.228.133.11
, 1725 байт,
ссылка
)
Isaias
—
Myron
(25.06.2006 19:20
200.36.112.92
, 1725 байт,
ссылка
)
Bradyn
—
Deron
(22.06.2006 23:31
61.206.125.114
, 1692 байт,
ссылка
)
Bradyn
—
Deron
(22.06.2006 23:31
200.65.127.163
, 1692 байт,
ссылка
)
Bradyn
—
Deron
(22.06.2006 23:31
61.90.250.31
, 1692 байт,
ссылка
)
Bryant
—
Houston
(20.06.2006 20:37
82.160.142.2
, 1683 байт,
ссылка
)
Bryant
—
Houston
(20.06.2006 20:37
195.175.37.8
, 1683 байт,
ссылка
)
Bryant
—
Houston
(20.06.2006 20:37
200.225.194.49
, 1683 байт,
ссылка
)
Braydon
—
Ramon
(15.06.2006 23:09
203.160.1.39
, 1938 байт,
ссылка
)
Jimmy
—
Jamil
(06.06.2006 20:59
200.65.127.163
, 2051 байт,
ссылка
)
Junior
—
Rey
(03.06.2006 04:17
195.175.37.70
, 2060 байт,
ссылка
)
Для Web версии прошлопятничный - не годится. Скачай с ftp Aldec Full и SP1 впридачу
—
Пятничный хрен
(05.09.2003 14:56,
пустое
)
Alton
—
Abdullah
(16.07.2006 01:43
200.21.219.210
, 1608 байт,
ссылка
)
Clay
—
Devon
(14.07.2006 15:40
80.58.205.43
, 1673 байт,
ссылка
)
Beau
—
Spenser
(30.06.2006 22:02
125.241.49.11
, 1653 байт,
ссылка
)
Billy
—
Coty
(26.06.2006 19:45
165.228.133.11
, 1691 байт,
ссылка
)
Billy
—
Coty
(26.06.2006 19:45
200.36.112.92
, 1691 байт,
ссылка
)
Billy
—
Coty
(26.06.2006 19:45
61.108.41.2
, 1691 байт,
ссылка
)
Adolfo
—
Camron
(24.06.2006 02:58
125.243.122.2
, 1749 байт,
ссылка
)
Adolfo
—
Camron
(24.06.2006 02:58
200.65.127.163
, 1749 байт,
ссылка
)
Devante
—
Alden
(17.06.2006 03:41
219.93.174.105
, 1953 байт,
ссылка
)
а после того как копирую в папку \dat\.. файл лицензии, пробегавий тут в конференции, вываливаеться окошко с сообщением "(FLEXlm error = -9) l_host failure code.", что делать ?
—
Bug
(05.09.2003 12:57,
пустое
)
Alexandro
—
Joan
(25.06.2006 18:57
200.65.127.163
, 1608 байт,
ссылка
)
Alexandro
—
Joan
(25.06.2006 18:57
200.75.131.58
, 1608 байт,
ссылка
)
Alexandro
—
Joan
(25.06.2006 18:57
125.244.91.2
, 1608 байт,
ссылка
)
Alden
—
Desmond
(22.06.2006 23:06
85.18.252.145
, 1681 байт,
ссылка
)
Alden
—
Desmond
(22.06.2006 23:06
125.244.132.130
, 1681 байт,
ссылка
)
Coby
—
Kurt
(20.06.2006 20:02
208.179.120.34
, 1777 байт,
ссылка
)
Coby
—
Kurt
(20.06.2006 20:02
125.247.126.10
, 1777 байт,
ссылка
)
Coby
—
Kurt
(20.06.2006 20:02
82.160.142.2
, 1777 байт,
ссылка
)
Noah
—
Shamar
(13.06.2006 01:19
200.130.15.10
, 1963 байт,
ссылка
)
забыл добавить что после этого окошка AHDL не запускаеться :-(
—
Bug
(05.09.2003 12:49,
пустое
)
Gavyn
—
Zechariah
(20.07.2006 20:05
61.129.47.79
, 1380 байт,
ссылка
)
Jim
—
Kayden
(26.06.2006 21:14
165.228.131.12
, 1667 байт,
ссылка
)
Jim
—
Kayden
(26.06.2006 21:14
125.244.22.130
, 1667 байт,
ссылка
)
Conor
—
Darrel
(24.06.2006 04:40
202.29.22.197
, 1716 байт,
ссылка
)
Maximus
—
Phoenix
(22.06.2006 08:44
59.14.18.156
, 1765 байт,
ссылка
)
Maximus
—
Phoenix
(22.06.2006 08:44
140.127.139.248
, 1765 байт,
ссылка
)
Maximus
—
Phoenix
(22.06.2006 08:43
61.30.12.102
, 1765 байт,
ссылка
)
Coby
—
Austin
(14.06.2006 13:46
200.79.192.10
, 2011 байт,
ссылка
)
Rowan
—
Noel
(08.06.2006 18:50
195.175.37.71
, 2075 байт,
ссылка
)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра