[an error occurred while processing this directive]
|
все ведь зависит от задачи. Если говорить о скоростных счетчиках, то область оправданного примененияесть у такого описания ограничена. Синтезатор по умолчанию из такой конструкции делает сумматор с регистром на выходе. Если для CPLD такое решение годится (и то до определенной разрядности), то для FPGA c 4-входовыми LUT счетчик получается довольно медленный. И тут возникают извечные вопросы с грамотной декомпозицией (конвейризация переносов и все такое) ...
А разумные сомнения всегда полезны (имхо).
E-mail: info@telesys.ru