[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Кто-то сталкивался с AD9953?
—
Roki
(22.04.2003 14:43,
пустое
)
Precision synthesis 2003a build 14 RC. Email
—
Vlad23
(22.04.2003 06:45,
пустое
)
Декодер Рида-Соломона
—
Вахха
(20.04.2003 10:47, 237 байт)
IP Core - описание
—
-=Sergei=-
(22.04.2003 11:49, 45 байт,
ссылка
)
Ответ:
—
(?)
(20.04.2003 13:26,
пустое
)
ХЕЛП,,,,,,,,,,,,,,МНЕ!!!!!))) ----CodeVisionAVR-----
—
Maveric
(16.04.2003 22:56, 306 байт)
А вы туда попали ?
—
Tester
(20.04.2003 00:26,
пустое
)
Ответ:
—
Maveric
(22.04.2003 18:43, 101 байт)
Преобразователь 12 В -> 36 В
—
murid0
(16.04.2003 15:24, 441 байт)
А хто знает где Квартус для альтер взять полный и холявный????
—
igor_TI
(16.04.2003 11:21,
пустое
)
Ответ:
—
IEEE
(26.08.2003 00:56, 87 байт)
Ответ:
—
SM
(16.04.2003 12:02,
пустое
,
ссылка
)
Для АНДЛ 6.1 ключик очень надо Ж-) плииззз...
—
TIMS
(16.04.2003 10:54,
пустое
)
Ответ: Для АНДЛ 6.1 ключик очень надо
—
Rustem
(29.04.2003 15:12, 18 байт)
Как в процессе заставить измениться сигнал немедля, я вот думаю sig<-тра-та-та
—
tonna
(15.04.2003 20:28,
пустое
)
Простите глюканул. Дык я думаю sig<-чего-то whait on sig; будет работать или нет
—
tonna
(15.04.2003 20:30,
пустое
)
Power analysis tools
—
PaulF
(15.04.2003 15:34, 211 байт)
Для Xilinx - XPower. Входит в состав ISE.
—
Pashka
(15.04.2003 16:52,
пустое
)
Ответ: для Actel ищи на их сайте
—
ICdiver
(15.04.2003 16:47,
пустое
)
Синтезатор частот
—
Витёк
(15.04.2003 10:33, 1267 байт)
Чего то более понятного хочется... Стоило бы конкретизировать ....?
—
A_K_B
(18.04.2003 16:17,
пустое
)
Нужен кряк или лицензия к Synplify Pro 7.2
—
X
(14.04.2003 20:41, 20 байт)
Ответ: Видел на електроде в разделе Private Download/Upload генератор для 7.2.2
—
Виктор Креминь
(24.04.2003 21:44,
пустое
)
Нужен кряк или лицензия к Synplify Pro 7.2
—
X
(14.04.2003 20:45, 37 байт)
нагано
—
net
(15.04.2003 15:26,
пустое
)
Ответ: Там на 7.1, а он подойдёт?
—
tonna
(15.04.2003 20:33,
пустое
)
Ответ: У меня к pro7.2.1 и pro7.2.2 не подходит, дата окончания лицензии не нравится. Что делать ?
—
X
(15.04.2003 20:42,
пустое
)
очень странно у меня лицензия для 7.2.2 до 2050 года -) сделано все из того же
—
net
(16.04.2003 16:43, 40 байт)
Ответ:
—
X
(16.04.2003 17:10, 439 байт)
а раньше работало? я имею ввиду 7.1?
—
net
(16.04.2003 17:23,
пустое
)
Ответ: Я не пользовался им раньше. Вот решил попробовать и .... :(
—
X
(16.04.2003 17:56,
пустое
)
может в этом дело
—
net
(16.04.2003 18:04,
пустое
)
Ответ: Попробую на чистой машине. Может заработает.
—
X
(16.04.2003 18:14,
пустое
)
Ответ: Всем спасибо! Заработало. Видать с чей-то лицензией поссорилась ;)))))
—
X
(16.04.2003 18:27,
пустое
)
Ответ
—
X
(16.04.2003 16:53,
пустое
)
2 Кн: Буду очень вам благодарен за MegaDecrypt2! ;)
—
xcv
(13.04.2003 10:49, 11 байт)
Ответ:
—
shipa
(07.12.2004 14:46, 42 байт)
Послал на мыло.
—
Кн
(14.04.2003 10:35,
пустое
)
Ответ: where to download megadecrypt2
—
icray
(19.05.2004 17:35, 74 байт)
Спасибо!
—
xcv
(14.04.2003 14:24,
пустое
)
Помогите с лекарством для PLDA PCI core 5.2
—
Dforest
(13.04.2003 00:11,
пустое
)
Вопросы к работавшим с I2С ядром от OpenCores
—
Leoyv
(09.04.2003 22:48, 414 байт)
Преследующие сообщения. HDL Editor. Xilinx Fnd Series 3.1i
—
Butcher
(06.04.2003 22:08, 326 байт)
Ответ: joioj
—
fkh
(14.06.2005 12:00
202.63.233.10
, 258 байт,
ссылка
)
Предложение есть для «Телесистемы», Может Вы, какой счёт откроете. Мы вам кто $1 кто $2 сбросимся на новый дизайн для форума. Многие думаю, меня поддержат. Народу тут много бывает.
—
KA
(06.04.2003 12:28,
пустое
)
To all. Посоветуйте, как открыть запароленные pdf файлы. Есть ли кряк на программу Apdfpr, если нет, получал ли кто на нее лицензию и если да, какие впечатления. Мне помнится, пробегала ссылка на аналогичную, которая вскрывает первые 40 страниц, но никак не могу найти. А как побить запароленный файл. Простите за многословие.
—
vash
(06.04.2003 09:25,
пустое
)
Требуется серьезная команда
—
project
(05.04.2003 18:49, 233 байт)
Готов поучаствовать
—
TIMS
(16.04.2003 10:45,
пустое
)
Ответ: требуется серьезная команда
—
murid0
(15.04.2003 17:06, 322 байт)
Как отключить оптимизацию компилятора ORCAD и MAX PLUS ?
—
Igorek
(04.04.2003 23:37, 275 байт)
Ответ: (+)
—
SM
(04.04.2003 23:58, 538 байт)
I2C & UART IP Cores
—
Leoyv
(03.04.2003 00:02, 103 байт)
Ответ:
—
superlifei
(09.01.2004 21:36,
пустое
)
Чем не устраивают с opencores? Да и самому сваять за пару часов можно.
—
A_K_B
(04.04.2003 13:41,
пустое
)
Попробуйте ...
—
Кн
(03.04.2003 11:22, 83 байт)
А чем декодировать? MegaCore function decryptor с нагано не хочет :((
—
Матрос
(03.04.2003 23:57,
пустое
)
Ответ:
—
Vu Thanh Thang
(04.09.2003 06:16,
пустое
)
Подходит MegaDecrypt2. Закодировано старым способом.
—
Кн
(04.04.2003 10:46,
пустое
)
Ответ: И мне, плизз!
—
serhuey
(04.04.2003 17:34,
пустое
)
И мне пжалста
—
leoyv
(04.04.2003 16:26, 61 байт)
А где его достать? Если не большой, скиньте на мыло пожалуйста, буду очень благодарен!
—
Матрос
(04.04.2003 12:21,
пустое
)
Ушло на мыло.
—
Кн
(04.04.2003 13:16,
пустое
)
СПАСИБО!!!!
—
Leoyv
(06.04.2003 01:58,
пустое
)
И мне на мыло, плз, если не трудно..
—
Sergey Yakovlev
(05.04.2003 12:53,
пустое
)
Thanks!!!
—
Матрос
(04.04.2003 14:56,
пустое
)
XILINX WebPack: как разбить устройство на несколькомикросхем?
—
GEO
(02.04.2003 19:16, 61 байт)
Ответ:
—
V61
(03.04.2003 10:01,
пустое
)
Вопрос о I2C Master Core от Digital Core Design
—
leoyv
(02.04.2003 17:45, 251 байт)
Народ, очень прошу намылить или подсказать кряк для ModelSim XE
—
Steward
(02.04.2003 14:15, 20 байт)
HDL
—
Jenia
(02.04.2003 12:03, 138 байт)
Существуют. Но пользы маловато. Недаром обсуждаются только известные.
—
A_K_B
(04.04.2003 13:44,
пустое
)
HDL
—
Jenia
(02.04.2003 12:03, 138 байт)
мои знакомые написали генератор HDL из xfig (линуксная программка типа MS Visio ) - это средство?
—
yes
(02.04.2003 13:47,
пустое
)
Где достать license.dat для LeonardoSpectrum 2001 ?
—
Garisoft
(02.04.2003 09:10,
пустое
)
Намыльте пожалуйста лекарство для modelsim 5.7 SE ?
—
Dimych1976
(01.04.2003 17:39,
пустое
)
У меня от 5.6 без изменений подошло....
—
SM
(02.04.2003 00:45,
пустое
)
Мне тут уже 100 раз говрили, как лецензию сгенерить , но НЕ РА БО ТА ЕТ ОНА у меня :(
—
Dimych1976
(02.04.2003 15:39,
пустое
)
Ответ: Можно решить проблему и без лицензии.
—
Vlad23
(03.04.2003 07:30,
пустое
)
to bryk: Пол страницы назад Вы поделились секретом оживления hdl-синтезатора для Foundation 3.1. Попробовал применить для F 4.1 – не получилось. Известны ли Вам магические цифры для 4.1, или если можно, поделитесь лицензией.
—
P_Andrey
(31.03.2003 12:03,
пустое
)
Пришлите мне libsecurity от 4.1
—
bryk
(31.03.2003 12:41,
пустое
)
для ISE 4.1 нужен только код для инстала.
—
KA
(31.03.2003 17:20,
пустое
)
У меня есть номер для версии classic. При попытке синтеза пишет- не могу найти лицензии. Если у Вас есть номер для полной версии, и, если возможно- поделитесь плз.
—
P_Andrey
(31.03.2003 17:44,
пустое
)
Почту отправить не могу. А ты какой синтызатор пробуеш запустить.
—
KA
(04.04.2003 01:53,
пустое
)
Синтезатор запускается из пакета Foundation 4.1. Я думаю это FPGAExpress3.6 , который устанавливается вместе с пакетом.
—
P_Andrey
(04.04.2003 18:38,
пустое
)
Так тебе ещё дополнительно ЛИЦ файл надо. брошу на почту.
—
KA
(04.04.2003 22:51,
пустое
)
НЕ смогу я вам помочь. Нужна инсталляшка 4.1, чтобы разобраться в чём там дело. У меня её нет. Подозреваю надо ещё пропатчить несколько функций из этой dll.
—
bryk
(31.03.2003 16:36,
пустое
)
Господа! Я тут пообщался с представительством actel, они предлагают систему на кристалле (в смысле IP под ProASICplus платформу), два варианта MCU в основе, -- либо 186 либо продвинутый в бесконечность RTX, на вид системка навернутая, со всеми фишками, под DAQ, задачи управления, или SP ложится идеально. Никто не отзовется из купивших, как в деле смотрится? Понимаю, что License agreement подписали, поэтому заранее признателен даже за общие отзывы ...
—
ICdiver
(31.03.2003 10:50,
пустое
)
взглянул на структуру ProASIC, кажется, что эффективность у него будет не очень... сколько занимает ядро 186-го?
—
yes
(01.04.2003 11:17,
пустое
)
Ответ: У меня информация ограниченна, но со слов actel.ru 186 занимает 8478 ProASICplus logic modules, при частоте ~50MHz (те например APA600 получается ~40%) Не стековая конечно машина, но на мой взгляд неплохо, почему и интересуюсь ...
—
ICdiver
(01.04.2003 14:16,
пустое
)
ответил в соседней конфе, но там страницы быстро листают
—
yes
(31.03.2003 14:34,
пустое
,
ссылка
)
Ответ: да они точно есть, но напрямую к ним обратиться никак, обязательства связывают ... А кстати почему такое мнение что нет, IP то дешевая ...
—
ICdiver
(31.03.2003 14:44,
пустое
)
что такое RTX? нет или молчат - мне найти не удалось на похожей задаче.
—
yes
(31.03.2003 18:10,
пустое
)
Ответ: RTX - это проц такой сгородили по идеям дедушки Мура (стэковый), офигенно надежная Rad Hard машина, применялась Американами для всяких космо-военных приложений, после вытеснилась Rad Hard платформами Actel, типа на них стало возможным делать SoC ... Книгу не вспомнить (в домашнем компе), если интересно завтра могу поискать ...
—
ICdiver
(31.03.2003 18:27,
пустое
)
когда выбирал ядро я тоже интересовался стековыми машинками
—
yes
(01.04.2003 09:52, 116 байт)
Ответ: Насколько я знаю некоторые околовоенные компании на западе предлагают под них C. Г-н Кацев в России также вроде грозится сделать C под свои машинки близжайшее время ...
—
ICdiver
(01.04.2003 14:09,
пустое
)
Для vita! " Непонятки с новой версией Quartus " (+)
—
Gunner
(29.03.2003 14:21, 130 байт)
Помогите найти crack на "Aldec Active HDL 5.1 Build 1084", или "5.2 Build 1163" или "6.1 Build 1264".
—
Demo
(28.03.2003 16:49, 102 байт)
Для 5.1 был генератор, работает со всеми SP. Для 5.2 в эхе для SP1 и SP2 были рекомендации. Для 6.1 пока нет ни чего.
—
KA
(30.03.2003 03:01,
пустое
)
Ответ: Ещё нет образца лицензии, а отключить её в коде - без проблем.
—
Vlad23
(01.04.2003 07:10,
пустое
)
С "Aldec Active HDL 5.1 Build 1084" могу помочь. Если не секрет, откуда качнул 5,2 и 6,1?.
—
Slavko
(28.03.2003 18:48,
пустое
)
Ответ:
—
mohammad
(13.11.2003 04:50,
пустое
)
Ответ: СПАСИБО!
—
Demo
(28.03.2003 19:15, 260 байт)
А кирпич на голову?
—
A_K_B
(28.03.2003 17:19,
пустое
)
Несмешно, было-бы лучьше если бы ты вобще ничего не написал!
—
Demo
(28.03.2003 18:25,
пустое
)
Особенно если послал.
—
A_K_B
(28.03.2003 19:02,
пустое
)
Заминайте мужики...
—
Slavko
(28.03.2003 19:17,
пустое
)
Чегой-то непонятно где собственно обсуждение VHDL, Verilog, Design Flows etc. ? Базарить по делу надо люди !!!
—
ICdiver
(28.03.2003 14:20,
пустое
)
Ответ: Базарь, слушаем.
—
Victor®
(28.03.2003 17:17,
пустое
)
diver - вор-карманник (разг.)
—
Lingvo
(28.03.2003 15:35, 32 байт)
Ответ: Это смотря для кого, для того кто в дизайне это разг.: типа чел который в теме сечет, а для тех кто на базаре (и английский по Lingvo учит) это конечно разг.: вор-карманник, так что ты определись ...
—
ICdiver
(28.03.2003 16:46,
пустое
)
Есть вопрос по делу, задавай. Нет вопроса, не задавай. Может ему поговорить хочется. А программирует он на VHDL. Где ему строчку другую написать, коль работы нет.
—
KA
(30.03.2003 01:38,
пустое
)
Ответ: Еще на Verilog, System C ...
—
ICdiver
(31.03.2003 10:39,
пустое
)
Quartus мне понравился. Подскажите, плз, в каком ларьке в Питере можно купить полную пиратскую копию? Ну не качать же полгига из и-нета! Если кто-то здесь питерский и может полным квартусом с SP нарезать диск - пыво с меня ;)
—
SKov
(28.03.2003 10:14,
пустое
)
Ответ: Пиши письмо
—
Alex11
(03.04.2003 11:20, 24 байт)
Ответ: Попробуй комбинацию ModelSim/Leo(Precision)/Designer Series , - тебе больше понравится ...
—
ICdiver
(31.03.2003 10:41,
пустое
)
Все-таки имей ввиду, что макс-плюс часто для маленьких ПЛИС дает лучшие результаты, чем квартус.
—
SM
(29.03.2003 10:38,
пустое
)
Да, я уже успел разочароваться в квартусе ;) Я добавил
—
SKov
(29.03.2003 11:24, 363 байт)
Ответ: Попробуй ACTEL, в частности Designer series ....
—
ICdiver
(31.03.2003 14:45,
пустое
)
А еще вероятнее - в разных настройках синтезатора. Что квартусу было запрещено что-то делать, что разрешено MAXу.
—
SM
(29.03.2003 17:21,
пустое
)
Возможно. Я ковырял квартус полдня, и за это время перебрал вроде все "ручки", которые можно крутить у квартуса. Безуспешно.
—
SKov
(29.03.2003 18:40,
пустое
)
Какая контора и по чем продает синтезируемое ядро TMS320C25?
—
PAS
(27.03.2003 18:55,
пустое
)
Ответ:
—
ehsan
(10.06.2004 16:32,
пустое
)
На opencores лежит 54x уж с 25 то связываться!
—
A_K_B
(28.03.2003 13:38,
пустое
)
Ответ:
—
ehsan
(10.06.2004 03:45,
пустое
)
Восьмипозиционный фазовый модулятор
—
Витёк
(26.03.2003 20:07, 171 байт)
Ответ:
—
murid0
(16.04.2003 13:03, 509 байт)
Ответ: Нужен простой синус?
—
V61
(27.03.2003 17:39,
пустое
)
Ответ:
—
Витёк
(28.03.2003 11:02, 265 байт)
Ответ: Сгенерировать точные частоты можно.
—
V61
(28.03.2003 12:05, 68 байт)
Каким образом их сгенерировать? ,не совсем понятно как получилась цифра 350МГц >>>
—
Витёк
(28.03.2003 15:07, 204 байт)
Ответ: Такие МС должны быть.
—
V61
(28.03.2003 16:17, 320 байт)
Ответ: Такие МС должны быть.
—
V61
(28.03.2003 16:15, 320 байт)
да
—
Витёк
(28.03.2003 10:55,
пустое
)
Как увидеть jitter Xilinx Virtex-E DLL-х выходов в Active-HDL и как задать jiItter фронта любого входного сигнала ( как это в Verilogger Pro ,к примеру) ?
—
ZG
(26.03.2003 15:09,
пустое
)
Вам это помогло? Да блин за жабры на воздух! !!!
—
A_K_B
(28.03.2003 17:27,
пустое
)
Ответ: нужно управлять delay чипом с шагом 250 ps, a DLL порождает 'a good shit ' аж 500 ps на всех фронтах? Вот это и есть блин!...
—
ZG
(29.03.2003 15:55,
пустое
)
Что-то я совсем запутался...
—
SKov
(26.03.2003 11:47, 1061 байт)
Ответ: Вот такое компилиться за милую душу. Длину А, В и У выставишь сам
—
Vadim Kudryavtsev
(30.03.2003 23:31, 298 байт)
Всё ты правильно делаешь. У тебя проблема в том, что ты для Synplify ноги не задаёшь. Ты ему ноге задай и посмотри, что он тебе выдаст. Он же пытается тебе максимально оптимально синтезировать. Или в MAX тоже ноги не задавай. И тогда получишь свои 32 ячейки. А плату разводи, так как посоветовал MAX.
—
KA
(26.03.2003 18:19,
пустое
)
Я и в МАХ-е ноги сейчас не задаю, и все равно он,
—
SKov
(26.03.2003 20:33, 2000 байт)
Исходник на верилоге. Может кто найдет время посмотреть и сказать оптимальные настройки. В МАХе напрямую не компилится - только через Симплифай и edf файл.
—
SKov
(26.03.2003 21:04, 1485 байт)
Так. Ведь это тяжелый случай (+)
—
SM
(26.03.2003 23:42, 891 байт)
Даже без привязки по ногам меньше 40 не выходит.Увы
—
KA
(27.03.2003 01:33,
пустое
)
Точно (+)
—
SM
(26.03.2003 23:56, 264 байт)
ВСЕМ ОГРОМНОЕ СПАСИБО зо помощь. Все понятно.
—
SKov
(27.03.2003 08:12,
пустое
)
Откомпилить можно и в максе...
—
none
(26.03.2003 23:20, 980 байт)
Ответ:
—
grumbler
(26.03.2003 18:16, 81 байт)
Да я вроде уже все комбинации настроек перепробовал.. А что, есть хитрости, позоляющие уложиться в маленький кристалл, если скорость не критична ?
—
SKov
(26.03.2003 20:20,
пустое
)
Обычно достаточно WYSIWYG поставить при размещении после синтеза во внешних синтезаторах. Странно это все.
—
SM
(26.03.2003 20:32,
пустое
)
А если попробовать вместо Synplify - Amplify 3.1. Оно вроде оптимизировано под чипы Altera.
—
Elresearch
(26.03.2003 12:14,
пустое
)
Скачал
—
SKov
(26.03.2003 13:33,
пустое
)
Установил, вылечил. И увидел, что к моим проблемам эта штука не имеет никакого отношения. Она не поддерживает ни байтбластер, ни вообще серию МАХ3000.
—
SKov
(26.03.2003 13:35,
пустое
)
А квартус? Может он сможет с верилога нормально скомпилить?
—
SM
(26.03.2003 13:45,
пустое
)
А он с бластером работает ? И откуда качается/лечится? А в отношении Синплифай - ведь чем-то люди шьют его выходные файлы. Чем ?
—
SKov
(26.03.2003 13:55,
пустое
)
Да, он работает с байтбластером, качается оттуда-же, откуда и максплюс, и лечится тем-же, но лицензию надо (кажется) на диск или сетевуху генерить.
—
SM
(26.03.2003 14:52,
пустое
)
ссылку забыл
—
SM
(26.03.2003 14:53,
пустое
,
ссылка
)
Спасибо, но у меня АDSL без поддержки ftp :-( . А сильно Quartus WEB отличается от просто Quartus?
—
SKov
(26.03.2003 15:37,
пустое
)
Не знаю... Но первый примерно 40 мегабайт, а второй - 370 + 110 сервиспака.
—
SM
(26.03.2003 15:52,
пустое
)
Скачал WEB с последним SP(около 120мб). Поставил, зарегистрировал. Результаты полностью аналогичны МАХ-у. Зря только превысил месячный трафик на 10 баков. А до конца месяца еще жить и жить ;)
—
SKov
(26.03.2003 20:37,
пустое
)
Но зато моя программа на верилоге в Qartus-e компилится без ошибок! Так что отличия все же есть.
—
SKov
(26.03.2003 21:52,
пустое
)
Ну так значит проблема-то решена? Прога скомпилилась. Влезла в 3032-то?
—
SM
(26.03.2003 22:31,
пустое
)
В том-то и дело , что конечный реpультат в Quartus-е такой же, как и при компиляции в МАХ-е edf файла из Синплифай - 40 cell's.
—
SKov
(26.03.2003 22:49,
пустое
)
Выходные файлы Synplify не шют, они используются для PAR. Посмотри в Synplify Pro User Guide, October 2002 пункт The Generic FPGA Design Flow.
—
Elresearch
(26.03.2003 14:27,
пустое
)
может я чего и путаю, но симплифай далеко от файлов для "шитья"
—
yes
(26.03.2003 14:13, 664 байт)
Подскажете pls, как сделать тупую задержку сигнала в MAX+PLUS на AHDL, к примеру на 0,5сек
—
Garisoft
(26.03.2003 09:22,
пустое
)
Ответ: (+)
—
SM
(26.03.2003 10:08, 473 байт)
Млин, чё так всё сложно? мне нужно то всего в тупой цифровой схеме, задержать к примеру одну "лог1" на 0.5-3сек, а потов выдать её дальше. Вот я и думал что есть какия нить функция типа: вход_A - Delay xxx. выход_B
—
Garisoft
(26.03.2003 11:21,
пустое
)
Ну так задачу правильно описывай! Это просто счетчик. Запускается по твоей единице, и как досчитал - на выход единицу.
—
SM
(26.03.2003 11:52,
пустое
)
Спасибо SM! А я вот сейчас подумал, что можно еще и сваять временную диаграмму: По лог1 на входе_А через время, нарисовать появление лог1 на выходе. Да? (... я только изучаю MAX+PLUS)
—
Garisoft
(26.03.2003 12:09,
пустое
)
Я тоже такое хочу на входе поток данных задал, описал какие. Выход тоже описал, PWM к примеру. А он тебе кристалл MP3 на выходе. Но, увы, пока только такое голова может делать.
—
KA
(26.03.2003 18:27,
пустое
)
Xilinx ISE 5.2 (не требует ключа), Aldec 6.1 и др.. Email
—
Vlad_23
(26.03.2003 06:47,
пустое
,
ссылка
)
Уважаемые! Ответьте плиз - можно ли на ПЛИСе (МАХ3000) задать режим генерации без внешнего тактирования схемы. Спасибо!
—
Ещё только учусь...
(25.03.2003 18:11,
пустое
)
Правильный ответ - нельзя, но..
—
SKov
(25.03.2003 19:23, 1211 байт)
А вот так не получится?
—
Victor®
(26.03.2003 10:30, 310 байт)
Речь шла о верилоге.
—
SKov
(26.03.2003 11:25,
пустое
)
В верилоге тоже можно LCELL прикрутить - он есть в библиотеке синтеза.
—
SM
(26.03.2003 11:54,
пустое
)
Ответ: (+)
—
SM
(25.03.2003 22:17, 231 байт)
Нуждаюсь в помощи-скачал WEBPack ISE 5.1 и ModelSim 5.6. Поставил...Как заставить теперь ISE видеть ModelSim ?
—
ls
(25.03.2003 14:29,
пустое
)
Ответ:
—
Bocman
(28.03.2003 09:41, 130 байт)
A ti direktirii minayl
—
KA
(25.03.2003 14:49,
пустое
)
А какие директории ? Моежт ссылкой поможете, где про это написано ?
—
ls
(26.03.2003 10:12,
пустое
)
Помогите вылечить DSP Builder от Altera!!!!
—
sl_dim
(25.03.2003 13:12,
пустое
)
Ответ: Его не лечат , софт рабочий.
—
BfoX
(25.03.2003 18:07,
пустое
)
Софт то рабочий. Проект можно просимулить, но нельзя сгенерить VHDL файлы для Квартуса. Лицензия нужна :))
—
sl_dim
(26.03.2003 17:51,
пустое
)
Как в MAX2PLUS организовать двунаправленную шину с более чем одним внутреним регистром на чтение?
—
albor
(24.03.2003 17:27, 300 байт)
MUX
—
leoyv
(25.03.2003 12:17, 1442 байт)
Спасибо за совет!
—
albor
(25.03.2003 15:32,
пустое
)
Ответ: (+)
—
SM
(25.03.2003 00:14, 494 байт)
Спасибо за совет!
—
albor
(25.03.2003 15:33,
пустое
)
Пять строчек на Верилоге - помогите начинающему!
—
SKov
(24.03.2003 16:19, 681 байт)
попробуйте так (хотя МАХ+ известный минус :-)
—
yes
(24.03.2003 16:42, 177 байт)
MAX ловит две ошибки
—
SKov
(24.03.2003 17:31, 468 байт)
ну а схемку (RTL) симплифай правильно сделал?
—
yes
(24.03.2003 17:35,
пустое
)
Не смотрел. Мне бы сначала один пакет освоить...
—
SKov
(24.03.2003 17:41,
пустое
)
Посмотрел. Все правильно.
—
SKov
(24.03.2003 17:44,
пустое
)
Quartus 2.0 (sp1) делает синтез для APEX II корректно и ошибок не выдаёт
—
furryoo
(25.03.2003 10:06,
пустое
)
Что же теперь с МАХ+ делать - на помойку ?? Или все дело в кривых руках ..
—
SKov
(25.03.2003 12:18, 432 байт)
(+)
—
furryoo
(25.03.2003 12:47, 383 байт)
Файл лицензии. Пакет Xilinx Foundation Series 3.1i
—
Butcher
(23.03.2003 21:37, 524 байт)
Можно и без лицензии обойтись. Надо подправить libSecurity.dll
—
bryk
(24.03.2003 11:40, 59 байт)
Как умножить целое число на число, меньше единицы?
—
Staric
(23.03.2003 18:40, 230 байт)
пример на Veriog (кусок кода )
—
IgorK
(24.03.2003 12:03, 804 байт)
P.S. sorry, вот окончание
—
IgorK
(24.03.2003 12:11, 218 байт)
P.P.S. Разрядность регистров ()_int - 20, остальных - 10
—
IgorK
(24.03.2003 13:20,
пустое
)
Ответ: К сожалению я...
—
Staric
(24.03.2003 17:52, 108 байт)
Ответ:
—
IgorK
(26.03.2003 02:47, 489 байт)
(+)
—
vita
(24.03.2003 10:08, 585 байт)
Ответ: В таком случае...
—
Staric
(24.03.2003 17:49, 134 байт)
Так ведь в любом случае пришлось бы раздуть :) (+)
—
furryoo
(24.03.2003 19:57, 287 байт)
Технический семинар "Altera"
—
dMark
(21.03.2003 14:33, 1744 байт,
ссылка
)
смешанные проекты (Verilog + VHDL) какие средства для ксайлинса поддерживают?
—
yes
(21.03.2003 14:01, 183 байт)
Моделирование - Modelsim с самой полной лицензией (самый дорогой), Aldec. Синтез - все что видел, все отдельный синтез, потом соединение нетлистов.
—
Pashka
(22.03.2003 14:36,
пустое
)
AHDL 5.2 и ModelSim забыт как кошмарное прошлое.
—
A_K_B
(21.03.2003 17:23,
пустое
)
А где-же счастливое настоящее???
—
cdg
(24.03.2003 19:36,
пустое
)
чего-то я тоже не понял. после NC-Verilog-a все это с непривычки кривым кажется, но Aldec - какая-то полуфункциональная детская игрушка (по крайней мере мне так показалось)
—
yes
(24.03.2003 09:39,
пустое
)
Ответ:
—
haris tauqeer
(15.10.2006 14:23
202.174.136.244
,
пустое
)
А мне AHDL 5.2 нравиться, всё просто и удобно :-)
—
dsmv
(24.03.2003 10:25,
пустое
)
???????
—
Elresearch
(22.03.2003 14:14,
пустое
)
нужен файл USER1.CAB из дистрибутива MultiSim2001, у кого есть помогите, очень срочно надо
—
chaplya
(19.03.2003 10:13,
пустое
)
Ответ:
—
lol
(13.02.2004 23:37, 9 байт,
ссылка
,
картинка
)
Ответ:
—
hoorofdfd
(13.02.2004 23:38, 7 байт,
ссылка
,
картинка
)
На сайте actel.ru появилась информация о ценах...
—
Motorhead
(18.03.2003 16:07,
пустое
,
ссылка
)
Получить структурную схему по описанию на VHDL
—
Steward
(17.03.2003 16:00, 141 байт)
VHDL netlist в Quartus II
—
PaulF
(16.03.2003 16:56, 394 байт)
Там еще один файлик формируется SDO(или SDF) расширение, в нем все задержки и сидят, только вот Quartus иногда его криво создает, так что при моделировании полная фигння получается, а если в томже Quartus этот проект промоделить все прекрасно работает (с MaxPlus таких проблем не наблюдал) :о((((
—
cdg
(17.03.2003 08:49,
пустое
)
Не подскажете, где раздобьіть NC VHDL для компиляции VHDL-файлов под OrCAD CADENCE?
—
kool
(14.03.2003 00:07,
пустое
)
Можно утянуть с ftp Cadence
—
Кн
(14.03.2003 11:53,
пустое
)
Ответ: Для моделирования Cadence выпускает пакет LDV 4.0. Email
—
Vlad_23
(14.03.2003 07:25,
пустое
,
ссылка
)
А хто-нибудь уже крякнул FPGA Advanttage 5.4?
—
Konstan
(13.03.2003 19:53, 153 байт)
А как динамически подключать блок (VHDL) к устройству?
—
Igorek
(12.03.2003 23:55, 713 байт)
MUX...
—
leoyv
(14.03.2003 13:06, 372 байт)
на каком языке не описывай - мультиплексор должен синтезироваться
—
yes
(13.03.2003 08:48, 387 байт)
Что значит динамически? И зачем? (+)
—
andrew_b
(13.03.2003 08:43, 256 байт)
Help help help ISE 5.1!!!
—
Deep
(12.03.2003 13:43, 101 байт)
Скажи какая версия еще поддерживала! У меня полный набор начиная с PPR 0.95.
—
A_K_B
(14.03.2003 17:47,
пустое
)
Ответ: Ответ: На Fnd 2.1i я работаю , на x4000 делал проэкты с использованием созданных компонентов на VHDL нужно было содать компонент для x3000 , при компиляции Synthesis выбрасывает порты оставляет только те что находятся в теле архитектуры т.е. за пределами процесса. Компилю для 4000 все хорошо. Люди в чем фишка ???
—
Deep
(12.03.2003 14:16,
пустое
)
Ответ: Как же быть как быть :( !
—
Deep
(12.03.2003 13:58,
пустое
)
Эти серии не поддерживаются в этой версии.
—
Slavko
(12.03.2003 13:56,
пустое
)
Ответ: Офигеть это ж devices для народного хозяйсва . .... :-) !!!!!
—
Deep
(12.03.2003 14:23,
пустое
)
А не поделится -ли кто-нибудь идеей, как запустить ModelSim 5.6 (Xilinx) без лицензии ? :( спасибо.
—
Dimych1976
(12.03.2003 00:30,
пустое
)
Народ! Посоветуйте какой-нибудь учебничек по AHDL или дайте Help на русском языке... А то на инглише много не прочитаешь... Заранее благодарен...
—
_Lexx_
(11.03.2003 11:42,
пустое
)
Коллеги из ЗЕЛЕНОГРАДА! Кто работает с ALTERA MAX EPM7xxxSLC84 и EPM7xxxSLC44 нужно срочняк переписать из них программу, и если у Вас есть такие же чистые микры, сделать копию оригинала. Срочняк нада, денег заплачу. А то не охота завтра в Москву переться:))
—
Garisoft
(10.03.2003 15:57, 128 байт)
Какие синтазаторы частоты посоветуете?
—
NickS.
(08.03.2003 23:34, 103 байт)
Так никто ничего внятного сказать не может по поводу неправильной генерации SDO файла Quartus-ом??? Неужели это только мне посчастливилось на это нарваться???
—
cdg
(07.03.2003 18:57,
пустое
)
вопрос по поводу различных методов описания железа. использует ли кто-нибудь StateCad-ы и прочее графическое для ввода проектов?
—
yes
(07.03.2003 15:52,
пустое
)
Активно ипользую с Xilinx
—
TIMS
(12.03.2003 11:09,
пустое
)
StateCad из XilinxISE тоже неплохая игрушка, причем оптимизирует, однако, лучше для Altera, чем для Xilinx
—
asmej
(11.03.2003 11:23,
пустое
)
ТестБенч очень удобно.
—
KA
(07.03.2003 16:50,
пустое
)
Я недавно FSM из Active-HDL попробовал. Слишком долго пришлось ему объяснять что я хочу сделать. Схематиком гораздо быстрее (дело привычки), но зато в FSM параллельно можно документацию красивую составить.
—
Elresearch
(07.03.2003 16:48,
пустое
)
Уж не скажите, после того как я навострился делать FSM в нем, теперь все там делаю...
—
-=Sergei=-
(07.03.2003 21:36,
пустое
)
Я же сказал - "дело привычки" :)
—
Elresearch
(11.03.2003 11:38,
пустое
)
Вопрос по Verilog-у
—
GMavr
(06.03.2003 22:45, 452 байт)
Ответ:
—
Vasil_
(07.03.2003 09:23, 309 байт)
непонятно
—
yes
(07.03.2003 09:08, 550 байт)
Действительно непонятно
—
General
(21.03.2003 22:26,
пустое
,
картинка
)
покажите правильно написаный констрэйн для временного синтеза в XST
—
yes
(06.03.2003 18:44, 136 байт)
что, никто не задает временные ограничения???????
—
yes
(07.03.2003 09:49, 319 байт)
As for me (+)
—
andrew_b
(07.03.2003 12:41, 235 байт)
И порой понапрасну старается. Для Actel например преспокойно может выдать в репорте, что всё работает замечательно на частоте 1700 МГц. В общем, доверия всё меньше и меньше.
—
Зок Мёдов
(06.03.2003 23:24,
пустое
)
разбираюсь с синтезом - (XST, SYNPLIFY, LEONARDO) - чтобы выбрать раз и навсегда - результаты пока не ясны - но старается лучше (дольше) всех Leonardo
—
yes
(06.03.2003 18:53, 60 байт)
тогда добавь в список Amplify
—
Elresearch
(06.03.2003 19:46,
пустое
)
У меня пока побеждал (с верилога) по размеру леонардий, а по скорости - амплифи. И всех их вместе взятых обгонял по обеим параметрам макс-плюс при синтезе того-же из AHDL. Так что ИМХО для каждого случая - своё.
—
SM
(08.03.2003 17:45,
пустое
)
симплисити вроде не дает скачивать демо амплифая, или опять я важную информацию в конфе пропустил?
—
yes
(07.03.2003 08:57,
пустое
)
Это Вы что-то пропустили.
—
KA
(07.03.2003 10:17,
пустое
)
Поработав с ALDEC+Symplify+Quartus получил ощущение, что все прелести Verilog закнчиваются не успев начаться, в принципе "все работает" но ОЧЕНЬ КРИВО!!! :о((((((, у соседа с VHDL при тех же равных условиях проблем много меньше, грустно, но факт.
—
cdg
(06.03.2003 17:53,
пустое
)
У твоего соседа и соска длиннеее и толще ?! Если более озабочен результатом - от Veriloga никудаf не денешься!
—
A_K_B
(15.03.2003 00:06,
пустое
)
Ответ: ;-) У меня точно такая же связка, но VHDL ;-) И выглядет красиво, но что странно еще и работает иногда ;))
—
Jackal
(13.03.2003 16:12,
пустое
)
скорее всего сосед знает VHDL лучше чем Вы Verilog :-)
—
yes
(06.03.2003 18:05,
пустое
)
Статистика Железачникам легче VHDL. Сишникам Verilog.
—
KA
(07.03.2003 15:41,
пустое
)
а настоящий железячник рисует схемку или сразу в VHDL ?
—
yes
(07.03.2003 15:47,
пустое
)
Настоящий железячник рисует схему - иногда пишет на Verilog и не задумывается о х-не на умерший VHDL, предоставляя софту преобразовать абракадабру в приемлемый вид
—
A_K_B
(14.03.2003 23:54,
пустое
)
по началу оба, а потом сразу
—
KA
(07.03.2003 16:48,
пустое
)
Дело как раз не в знании, а в сервисе, предоставляемом этими программами для Verilog, сделать можно все, только вот какими усилиями, поэтому Ваши рассуждения полезны, но неуместны о:))))). А вообще на улице весна и очень хочется ПИ(Ы)ВА!!!
—
cdg
(06.03.2003 20:47,
пустое
)
наверно я повторюсь, но
—
yes
(07.03.2003 09:31, 1298 байт)
Generate есть в 2001 Verilog.
—
cdg
(07.03.2003 13:42,
пустое
)
в 2001 еще есть vector instantiation
—
yes
(07.03.2003 15:43,
пустое
)
А вот еще одна заморочка => Quartus выдает "неправильные данные" для Aldec(Sinplify) или в Aldec(Sinplify) их неправильно интерпретерует!? Схема после Implementation в Aldec(Sinplify) просто не работает! А в Quartus моделировании работает нормально!????
—
cdg
(06.03.2003 21:04,
пустое
)
Продолжая в томже духе. И добившись Работы в через ALDEC/Synplify понимаеш что проэкт работает быстрее и залипух меньше. Так как код выглядит почти совершенным. Вместа 30 МГц схема устойчиво работает на 50 МГц
—
KA
(07.03.2003 01:06,
пустое
)
Продолжая в томже духе.
—
KA
(07.03.2003 01:02,
пустое
)
Как в ПЛИС сообразить задержку сигнала без тактовой частоты?
—
sergunaz
(06.03.2003 14:42, 71 байт)
Глючно, ненадежно и непрактично (+)
—
SM
(06.03.2003 16:30, 42 байт)
Мне такую схему один высоко оплачиваемый спец из Симинс предложил. И на все мои протесты что она не стабильна сказал что это есть правильно. И тогда Я подумал хорошие спецы в Сименс. И зделал по своиму.
—
KA
(07.03.2003 01:12,
пустое
)
Например для ASIC это стандартное и не глючное решение. Там в библиотеках имеются соответствующие элементы задержки. Так что они в чем-то правы. НО! Это не касается микросхем, в которых есть глобальные линии (клоков, и т.п.). Это касается при правильном построении схемы только "дерева тактовых сигналов" и задержек для сигналов работы с асинхронными видами памяти.
—
SM
(07.03.2003 02:21,
пустое
)
вобще-то в АЗИКах (меньше 0.25um) задержка на проводах растет быстрее, может в больших ПЛИСах тоже за счет интерконекта накрутить можно?
—
yes
(07.03.2003 09:52, 74 байт)
Теоретически это возможно, но как сделать практически (+)
—
SM
(07.03.2003 10:51, 267 байт)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра