[an error occurred while processing this directive]
Ответ: К сожалению я...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
К сожалению я не знаю Verilog. Я работаю в MaxPlus 10.1 и VHDL. Есть ли возможность реализовать это на VHDL?
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Ответ: — IgorK (26.03.2003 02:47, 489 байт)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru