«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Архив. Страница 35
- Как замерить задержки? — menton (17.11.2004 16:23, 371 байт)
- Написал такой сумматор вычитатель(+) — переходящий от AHDL к VHDL (03.11.2004 12:59, 1145 байт)
- Ответ: — Serega Doc (03.11.2004 14:29, 643 байт)
- Ответ: — V61 (03.11.2004 13:13, 148 байт)
- верификация — Jin (03.11.2004 11:38, 272 байт)
- Подскажите как подключить Verilog модель к VHDL проекту — Serega Doc (03.11.2004 10:53, 380 байт)
- Господа, наверняка кто-нибудь имел дело с шиной ISA. Очень нужна спецификация С РАЗМЕРАМИ РАЗЪЕМА(ОБЯЗАТЕЛЬНОЕ УСЛОВИЕ). А то мне тут два человека прислали два разных pcb файла, и думай теперь какой из них верный. Спасибо(хотя бы за внимание). — newnew (02.11.2004 15:04, пустое)
- Вывод информации в ModelSim (+) — Дмитрий (02.11.2004 13:11, 270 байт)
- Лицензия на Altera Quartus II 4.1 Web Edition — Digel (01.11.2004 21:39, 107 байт)
- Лицензия на Altera Quartus II 4.1 Web Edition — Digel (01.11.2004 21:39, 107 байт)
- Проблеммы с подключением ModelSim6.0 SE к XilinxISE 5.1, Раньше работал с Modelsim 5.6 XE — Yra (01.11.2004 19:05, 220 байт)
- Кто нибуть сталкивался с видео адаптерами на FPGA — Serega Doc (01.11.2004 17:54, 36 байт)
- job — DiZer (01.11.2004 14:23, 136 байт)
- Как в MAX Plus II для проекта распиновку назначить? — Борода (01.11.2004 13:37, 309 байт)
- Подскажите программу конвертер Verilog <-> VHDL — Serega Doc (01.11.2004 11:30, пустое)
- Подскажите программу конвертер Verilog <- — Serega Doc (01.11.2004 11:29, пустое)
- Есть у кого в электронном виде "A VHDL Primer", by J. Bhasker? Не поделитесь? Взамен могу предложить "VHDL: Programming by Example" Douglas L. Perry Fourth Edition — Victor® (01.11.2004 10:27, пустое)
- Ребята огромное человеческое спасибо. Помоему заработал мой первый проект. Его еще не зашивали в железо но синтез и моделирование прошло на ура!!! :))) — Serega Doc (29.10.2004 16:56, пустое)
- Znaet li kto kakije attributy nado ispolzovat v Synplify chtoby on ne vstavlial fast flip flops v moj design? A to on takoj "umnyj", chto povstavlial svoih "bystryh" flip flopov v moj RLOCed design gde uzhe est moi flip flopy. Vot takoj "optimizator", blin!...ISE potom ne mozhet reshit kotoryj flip flop stavit v RLOCed slice... — Nicola_Canadian (28.10.2004 20:41, пустое)
- Если в quartus синтезировать из VHDL то можно где нибудть увидеть синтезированную логическую схему как в Sinplyfi — Serega Doc (28.10.2004 09:35, пустое)
- Наконец то нашел квартус веб редакция. Подскажите как работать с edf файлами — Serega Doc (28.10.2004 09:08, пустое)
- Народ !!! кто-нибудь пользовался таким софтом Quick field 5.1 или ELCUT или FEMM ??? — filin (27.10.2004 14:10, пустое)
- Извините за глупый вопрос: Для чего нужна софтина 'Mentor Precission 2004b' ? — Yra (26.10.2004 18:57, пустое)
- Может кто знает, существует ли система автоматизированного создания документации для VHDL проектов. Аналогично системе документирования doxygen для C++ — dsmv (26.10.2004 13:37, пустое)
- Где взять лицензию на Quartus II v2.1 build 166 Помогите! — Serega Doc (26.10.2004 12:52, пустое)
- Нужна прога для форматирования уже имеющихся VHDL/Verilog текстов (выравнивание, удаление лишних пробелов, CRLF и т.п.). Присоветуйте, дайте ссылку, плз. — Очень надо (26.10.2004 09:21, пустое)
- HELP! Назначения пинов из Mentor в ПЛИС и обратно — MAZZI (25.10.2004 18:26, 242 байт)
- Ответ: — Кн (26.10.2004 09:23, 97 байт)
- как сделать BCD сумматор? — yes (25.10.2004 17:21, 209 байт)
- CAM350 8.6 проблемы — PetrovNA (25.10.2004 16:27, 125 байт)
- Вопрос по SPI на VHDL. — d_y (25.10.2004 13:34, 2441 байт)
- Подскажите по конструкции языка AHDL — Странник (23.10.2004 21:58, 334 байт)
- Подскажите как проверить просинтезированную модель после Synplify. Я подключил VHM файл и модель после синтеза работает не так как при моделировании — Serega Doc (22.10.2004 18:08, пустое)
- Подскажите что обозначает параметр скорости синтеза. — Serega Doc (22.10.2004 12:56, 129 байт)
- Подскажите Есть-ли хорошая альтернатива ModelSim XE 5.6a, где её найти в сети и как выписать мекстурку — Yra (21.10.2004 20:41, пустое)
- У меня глючит Web ISE, когда запускаю ModelSim. Ругается на libThread.dll, может сталкивались с этой проблемой, подскажите как можно вылечить? — Ostec (21.10.2004 18:01, пустое)
- Подскажите, пжалста, совсем запутался (VHDL)(внутри).... — Ostec (21.10.2004 13:07, 915 байт)
- Free IP Cores — Serega Doc (21.10.2004 11:17, 102 байт)
- Max Plus II 10.0 синтез из EDF файла — Serega Doc (20.10.2004 12:15, 127 байт)
- Mozhno li postavit RLOC na blok pamiati (RAMB16_Sm_Sn) skazhem v Spartane3 s dvumia kolonami pamiati? U menia tolko LOC udalsia... — Nicola_Canadian (18.10.2004 22:19, пустое)
- Где в сети найти толклвое описание VHDL? — ab (16.10.2004 21:35, пустое)
- Киньте плиз линк или доки описания Verilog, оч. желательно на русском — wolf (15.10.2004 18:59, 23 байт)
- А есть ли в Верилоге (+) — -=Sergei=- (14.10.2004 14:09, 63 байт)
- У кого-нибудь есть лекарство для Xilinx Foundation F3.1i, Build 3.1.177 ? — Yra (13.10.2004 22:54, пустое)
- Люди добрые. Поделитесь лекарством для XILINX_ISE_V5.1I full (на 4-х дисках) — Yra (13.10.2004 17:57, пустое)
- Помогите начинающему изучать VHDL — serj1 (13.10.2004 17:10, 344 байт)
- Господа где можно найти лекарство для CAM350 V8.6 — DAV (13.10.2004 16:22, 20 байт)
- Зачем используются текстовые и кодированные *.vhd/*.v файлы? — izrp (13.10.2004 14:13, 69 байт)
- Если есть здесь VHDL гуру - помогите понять несколько строчек чужого кода - нужно сделать ре-дезайн, а эти строки делают проблемы. — major (12.10.2004 18:39, 1150 байт)
- Разный софт (Xilinx ISE 6.3 и др.). Отвечу на email. — Vlad23 (11.10.2004 06:37, пустое, ссылка)
- Ищу программу сравнения файлов — LeonY (09.10.2004 11:54, 276 байт)
- Парни, подскажите, где можно добыть L\e\o\n\a\r\d\o\ \S\p\e\c\t\r\u\m с поддержкой Cyclon, Stratix — ton (08.10.2004 11:11, 1 байт)
Телеконференции
|||
Главная страница