Отправлено dxp 29 октября 2004 г. 10:58 В ответ на: Выходит что поле квартуса можно только эксперементально на кристале все проверять отправлено Serega Doc 29 октября 2004 г. 10:46

Во-первых, уравнения никто не отменял. Только с помощью них реально посмотреть только что-то очень небольшое - на пару-тройку LCELL'ов (мне, во всяком случае, сложно удерживать в голове одновременно большее количество такой информации).

Во-вторых, есть выходной файл на том же Verilog/VHDL, где все расписано в тектсовом виде по ячейкам. Для каждого LUT'а указана маска. Можно по этой инфе восстановить. Хотя это не намного лучше, чем через его Map Viewer - там тоже показны ячейки и маска. Там только до триггера не добраться.

В-третьих, есть симулятор, где можно проверить правильность функционирования фрагмента. Надо лишь написать соответствующий тестбенч. Это, имхо, основной способ отладки перед зашивкой в железо.

Реально используются любые доступные средства, и синплифаевское представление "с потрохами" очень удобно. Есть надежда, что и в Квартусе подобное появится - они же работают. Эти вьюверы в Квартусе вообще не так давно появились, т.ч. шансы на улучшение, имхо, неплохие.

• Выходит можно моделировать выходной файл скажем в Aldec Active-HDL и верить результатам — Serega Doc   (29.10.2004 11:25, 274 байт)
  • В Квартусе надо (+) — dxp   (29.10.2004 11:44, 426 байт)
    • Подскажите как задать нетлист и SDF файл — Serega Doc   (29.10.2004 12:15, 47 байт)
      • Все просто: — dxp   (29.10.2004 13:46, 1037 байт)
        • Огромное спасибо. Скажите а как можно программу перевести из VHDL в Verilog — Serega Doc   (29.10.2004 15:48, 336 байт)
          • Тут не подскажу. VHDL знаю весьма поверхностно. — dxp   (29.10.2004 15:56, пустое)
    • Как задать сигнал в квартусе если скважность меньше 1% — Serega Doc   (29.10.2004 12:11, пустое)