[an error occurred while processing this directive]
Выходит что поле квартуса можно только эксперементально на кристале все проверять
(«Телесистемы»: Конференция 'Языки описания аппаратуры (VHDL и др.))
Отправлено
Serega Doc
29 октября 2004 г. 10:46
В ответ на:
Но вопрос-то был, как логику отследить. А этого к сожалению нет. Хотя не понимаю, что сложного в этом.
отправлено dxp 29 октября 2004 г. 10:37
Составить ответ
|||
Конференция
|||
Архив
Ответы
Почему же? Не только (+).
—
dxp
(29.10.2004 10:58, 995 байт)
Выходит можно моделировать выходной файл скажем в Aldec Active-HDL и верить результатам
—
Serega Doc
(29.10.2004 11:25, 274 байт)
В Квартусе надо (+)
—
dxp
(29.10.2004 11:44, 426 байт)
Подскажите как задать нетлист и SDF файл
—
Serega Doc
(29.10.2004 12:15, 47 байт)
Все просто:
—
dxp
(29.10.2004 13:46, 1037 байт)
Огромное спасибо. Скажите а как можно программу перевести из VHDL в Verilog
—
Serega Doc
(29.10.2004 15:48, 336 байт)
Тут не подскажу. VHDL знаю весьма поверхностно.
—
dxp
(29.10.2004 15:56,
пустое
)
Как задать сигнал в квартусе если скважность меньше 1%
—
Serega Doc
(29.10.2004 12:11,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru