[an error occurred while processing this directive]
Ispolzuj LeonardoSpectrum, Synplify i t.d. chtoby sozdat edif faily. Zatem zapusti edf v ISE ili Quartus'e. edf fail "tipa" bolee optimizirovan dlia opredelennyh FPGA chem tvoj HDL kod.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))