[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
У кого-нибудь есть описание ASIC библиотек tsmc (artisan) или что-нибудь в этом роде. Спасибо.
—
miki
(14.11.2003 17:48,
пустое
)
константы в VHDL
—
urri
(14.11.2003 13:43, 575 байт)
Ответ: Напиши Constant c:std_logic_vector (w-1 downto 0 ):="11..." и используй константу с вместо числа "11..," All will be Ok
—
Ton
(17.11.2003 17:58,
пустое
)
Константам нельзя присваивать значения функций.
—
cms
(14.11.2003 16:38, 136 байт)
Ответ: Это бред, уважаемый, взгляните-ка на исходники XilinxCoreLib
—
vitus_strom
(14.11.2003 17:28,
пустое
)
Обидно. Спасибо за обьяснение.
—
urri
(14.11.2003 16:54,
пустое
)
А почему тогда проходит вот это:
—
urri
(14.11.2003 16:57, 73 байт)
Возможно потому что "256" явно unsigned. А "1111111111" это 1023 или -512? (Я то понял, но компилёр...)
—
zlyh
(17.11.2003 12:00, 33 байт)
типы указывались и явно (смотри ниже), все равно это ни к чему не приводит
—
urri
(19.11.2003 15:42,
пустое
)
смотрел, не вижу
—
zlyh
(19.11.2003 16:30,
пустое
)
IEEE.std_logic_unsigned - на самом деле никакого отношения к IEEE не имеет.
—
Valeri
(14.11.2003 15:11, 673 байт,
ссылка
)
Небольшая поправка
—
Valeri
(14.11.2003 15:20, 133 байт,
ссылка
)
Однако и так тоже не работает. Выдает ту же ошибку в case
—
urri
(14.11.2003 15:40,
пустое
)
Если константа уже проходит, то
—
Valeri
(14.11.2003 15:56, 106 байт)
Константа проходит и с библиотекой std_logic_unsigned и с numeric_std. В строке case у меня тоже не было ошибок. Ошибка возникает в строке when константа => ... И только в том случае если константу задаю с помощью функции conv_integer (to_integer). Если константа задается явно (:=1023), то никаких ошибок нет и вот это как раз непонятно.
—
urri
(14.11.2003 16:03,
пустое
)
Тогда проще написать так constant adr_control : integer := 2#1111111111#;
—
Valeri
(14.11.2003 16:10, 65 байт)
Ну вобщем-то я так и сделал, однако вопрос остался
—
urri
(14.11.2003 16:20,
пустое
)
Попробуй :constant adr_control : integer := conv_integer(UNSIGNED("1111111111"));
—
DmitriP
(14.11.2003 13:47,
пустое
)
Так вообще не проходит. Ругается на UNSIGNED. Библиотеку std_logic_arith подключал.
—
urri
(14.11.2003 13:57,
пустое
)
Ответ: (+)
—
vitus_strom
(14.11.2003 15:59, 438 байт)
Не-а
—
urri
(14.11.2003 16:22,
пустое
)
Ответ:
—
urri
(14.11.2003 16:22,
пустое
)
Выбираем проектор для просмотра лицензионных компакт дисков формата ДВД.
—
Алексей Николаев
(16.10.2004 21:46, 91 байт,
ссылка
)
Попробуй :
—
DmitriP
(14.11.2003 13:46,
пустое
)
Есть ли у кого-нибудь лекарство для ActiveHDL 6.1?
—
Vul
(14.11.2003 10:22,
пустое
)
хм... да практически у всех - посмотри на nagano
—
miki
(14.11.2003 11:39,
пустое
)
Ответ:
—
white7a
(18.11.2003 00:40, 52 байт)
Подскажите текстовый редактор для Verilog
—
Alee
(13.11.2003 10:10, 200 байт)
Алдековский чем плох? Такой цветастый! Prism еще есть - такой малюсенький, но хороший.
—
Пятничный хрен
(14.11.2003 12:23,
пустое
)
можно попробовать HDL Turbo Writer
—
Кн
(13.11.2003 10:14,
пустое
)
Ответ: Спасибо, еще мне в UltraEdite посоветовали с макросами поиграться...
—
Alee
(13.11.2003 17:33,
пустое
)
VHDL-200x improves design and verification productivity
—
Valeri
(13.11.2003 07:36, 29 байт,
ссылка
)
Мля, они б хотяб блочные комментарии в VHDL бы добавили, за одно это им уже спасибо скажут.
—
cms
(13.11.2003 12:34, 92 байт)
Да, блочных комментарий, пипец как не хватает!!!
—
ArAhis
(12.12.2005 12:57
213.152.157.137
,
пустое
)
Что за инклюды к пакетам. Зачем?
—
andrew_b
(14.11.2003 12:35,
пустое
)
Как в C - одни только декларации компонентов
—
cms
(14.11.2003 16:32, 321 байт)
Если компонент уже описан в какой-то библиотеке, доступной синтезатору (а особенно в work), то делать декларацию компонента (начиная с VHDL'93) не обязательно... Я как-то уже здесь пример приводил.
—
andrew_b
(17.11.2003 08:34,
пустое
)
Уважаемые господа! Пожалуйста, подскажите, где можно взять полный текст стандарта IEEE 754 (вычисления с плавающей точкой) кроме официального сайта IEEE :))) Спасибо.
—
KKKKK
(12.11.2003 15:19, 166 байт)
Не понимаю ...
—
Рыба
(12.11.2003 15:15, 217 байт)
точно не помню, но по-моему в верилоге беда с параметрами макроса
—
yes
(12.11.2003 16:59,
пустое
)
Я и в Synplify проект засунул ...
—
Рыба
(12.11.2003 17:04, 56 байт)
то есть, надо прогнать через С-шный препроцессор, (#define), а
—
yes
(12.11.2003 17:03, 142 байт)
Непонятно почему, если...
—
Рыба
(12.11.2003 17:10, 129 байт)
я с 2001 не работал
—
yes
(12.11.2003 17:39,
пустое
)
(речь идёт о верилоге конечно)
—
Рыба
(12.11.2003 16:41,
пустое
)
Народ, как на VHDL к неиспользованному порту подцепить скажем ‘0’?
—
telme
(12.11.2003 12:19, 416 байт)
Ответ: Спасибо решил, поставил галачку в поле 'Use 1993 Language Syntax'
—
telme
(12.11.2003 12:41,
пустое
)
Ответ: перед последней строчкой есть запятая, а в конце нет :-)
—
telme
(12.11.2003 12:21,
пустое
)
а вот еще есть одна нерешенная мной (нерешаемая ?) проблема VHDL - как инициализировать SRL16 ?
—
yes
(12.11.2003 10:47, 1579 байт)
спрошу по другому: как описать скользящее среднее, чтобы для Virtex-а было удобно
—
yes
(12.11.2003 15:42, 305 байт)
Ответ (+)
—
andrew_b
(12.11.2003 17:12, 275 байт)
а есть ли в VHDL механизм доступа к slice в массиве, ну или как это делают
—
yes
(11.11.2003 12:53, 594 байт)
Ответ: (+)
—
vitus_strom
(11.11.2003 17:23, 307 байт)
vitus_strom правильно мыслит.. (Капелька теории про VHDL-ные массивы)
—
zlyh
(11.11.2003 20:02, 409 байт)
Я хотел показать как скобки для индексов ставить, и всё. И конечно можно присваивать не только побитно , но и векторами.
—
zlyh
(12.11.2003 15:19,
пустое
)
я не смог описать (с первой попытки :-) присвоение, но вобщем уже понял, спасибо за советы
—
yes
(12.11.2003 10:27, 1171 байт)
Про несоответствие типа (+)
—
andrew_b
(12.11.2003 12:41, 830 байт)
По-моему, все правильно...
—
andrew_b
(11.11.2003 13:30, 71 байт)
чего-то у меня не пошло так (слева от равно тоже должна быть slice), я обманул с помощью функции (вроде бы synplify синтезировала то что надо)
—
yes
(11.11.2003 15:16, 3094 байт)
Лирическое отступление: научите так раскрашивать сообщения!
—
Victor Yurchenko
(11.11.2003 18:01,
пустое
)
VHDL раскрашивает vhdl-mode для xemacs-а, а чтобы в окошко конфы чего-нибудь вставить - htmlize-region
—
yes
(12.11.2003 10:33, 194 байт)
Test
—
Victor Yurchenko
(13.11.2003 11:35, 223 байт)
Вставка рисунков.
—
Victor Yurchenko
(13.11.2003 12:05, 142 байт)
Ошибочка вышла.
—
Victor Yurchenko
(13.11.2003 12:16, 71 байт)
Как ты хотел записать "чего-то у меня не пошло так (слева от равно тоже должна быть slice)"? (я не понял)
—
zlyh
(11.11.2003 17:38,
пустое
)
Ну, функцию можно и упростить :-) (+)
—
andrew_b
(11.11.2003 15:58, 420 байт)
при всей моей симпатии к верилогу - на нем средствами языка не могу такое описать (пользовался обычно препроцессором)
—
yes
(11.11.2003 15:21,
пустое
)
а вообще, неконстантные выражения в индексах допустимы? это если ничего лучше одномерного массива с вычисляемыми индексами нельзя
—
yes
(11.11.2003 12:57,
пустое
)
а вообще, неконстантные выражения в индексах допустимы? это если ничего лучше массива с вычисляемыми индексами нельзя
—
yes
(11.11.2003 12:56,
пустое
)
Ответ: Допустимы если выражение статическое локально
—
vitus_strom
(11.11.2003 17:49,
пустое
)
В языке допустимы, но вот только воспримет ли это синтезатор(+)
—
andrew_b
(11.11.2003 13:20, 303 байт)
Ответ: Это точно синтезируется
—
vitus_strom
(11.11.2003 17:47, 837 байт)
Ответ: А если попробывать так?
—
vitus_strom
(11.11.2003 17:37, 332 байт)
У кого-нибудь есть лекарство для ActiveHDL 6.1 sp2?
—
miki
(11.11.2003 12:24,
пустое
)
Фальшпол для офиса - фальшпол UNIFLAIR, MERO, LINDNER
—
Борис
(13.02.2005 23:26, 88 байт,
ссылка
)
Ответ: Есть, email.
—
Vlad23
(12.11.2003 07:21,
пустое
)
Борьба с клоками, проигрываю !
—
Jerry
(10.11.2003 17:25, 398 байт)
Ответ: А почему бы не сделать работу проекта на одной частоте,например 50 Мгц. А 24 и 22 МГц формировать как clock enable для ваших блоков.
—
OS
(10.11.2003 19:50,
пустое
)
Это правильно. Чем меньше clock domain'ов, тем жить проще.
—
andrew_b
(11.11.2003 08:26,
пустое
)
Не всегда получается. У Вас 24.576 и 22.5792?
—
Пятничный хрен
(21.11.2003 15:31,
пустое
)
ModelSim Xilinx Edition Fix needed
—
sobakava
(05.11.2003 16:01, 144 байт)
Ленивому - яйца мешают. Даже не зная про закрома - все находится на израильских, немецких и штатовских сайтах довольно быстро.
—
Пятничный хрен
(07.11.2003 19:21,
пустое
)
Подскажите, где взять ГОСТ РФ по VHDL (ГОСТ Р 50754-95)!!!
—
AlexS
(05.11.2003 15:19, 58 байт)
Ответ: Магазин стандарты ул.Донская д8 (095) 236-34-48
—
DAV
(05.11.2003 18:30,
пустое
)
А в электронном виде есть ?
—
DmitriP
(06.11.2003 09:00,
пустое
)
Ответ: К Вашему сожелению нет
—
DAV
(06.11.2003 15:34,
пустое
)
Чем лучше синтезаторы от других производителей, чем родной от Xilinx?
—
A
(05.11.2003 10:25, 1 байт)
Ответ:Тогда, чем всётаки плох Xilinx Синтезатор и чьи синтезаторы предпочтительней использовать
—
A
(06.11.2003 09:59,
пустое
)
На мой взгляд лучший Synplify от Synplicity, Precision и Leonardo от Mentor работают хуже или я не умею их настроить, ну а уж пользоваться Алтеровскими или Xilinx-кими точно можно только от безъисходности
—
leoyv
(06.11.2003 22:55,
пустое
)
Не согласен! XST по сравнению с Synplify только медленнее работает. А так результаты на XST получались гораздо лучше. У Вас видимо старая версия...
—
Пятничный хрен
(07.11.2003 12:46,
пустое
)
не верю. Там только логический синтез как можно получить приличный результат?
—
yes
(10.11.2003 14:30,
пустое
)
Попробуйте один и тот же проект сделать под разными синтезаторами... Мне тут пришлось утаптывать в XS2S200. Кроме XST никто не справился, причем заработало сходу. И до этого все время сидел на Synplify 7.31
—
Пятничный хрен
(14.11.2003 12:32,
пустое
)
Ответ: Одного хорошего нет, у всех есть свои плюсы и минусы.
—
V61
(06.11.2003 10:20,
пустое
)
Ответ: А ещё естькакие мнения?
—
A
(09.11.2003 12:52, 1 байт)
всем
—
KA
(05.11.2003 11:46,
пустое
)
а кто-нибудь TOPS-ом в Amplify пользовался?
—
yes
(04.11.2003 18:33, 302 байт)
Вопрос по MaxPlus
—
Andrey1
(03.11.2003 22:28, 421 байт)
Вопрос снят
—
Andrey1
(04.11.2003 03:14,
пустое
)
Подкиньте плиз кряк для Квартус II версия 2.0
—
Andrey1
(01.11.2003 16:03,
пустое
)
Возмитe EfaLicGen на нагано.
—
cms
(01.11.2003 16:28,
пустое
)
Вылечил :) . Большое спасибо
—
Andrey1
(02.11.2003 23:14,
пустое
)
Можно ли воспользоваться MaxPlus , чтобы синтезировать Verilog или VHDL описания для AT94K. System Designer не хотца приобретать :)
—
__Sam
(30.10.2003 14:09,
пустое
)
"Все украдено до нас !" (с) "Операция Ы"
—
Stewart Little
(30.10.2003 17:43,
пустое
)
нет
—
KA
(30.10.2003 16:39,
пустое
)
AT94K
—
__Sam
(30.10.2003 14:06, 131 байт)
Прецизионные кондиционеры, осушители воздуха
—
Антон
(19.02.2005 19:50, 66 байт,
ссылка
)
Встраиваемые стиральные машины ELECTROLUX: продажа стиральных машин
—
Борис
(15.02.2005 21:36, 77 байт,
ссылка
)
Кто нибудь видел sp2 для ActiveHDL 6.1?
—
Skorp
(29.10.2003 20:10, 51 байт)
Ответ: Свободно лежит на сайте фирмы.
—
Vlad23
(30.10.2003 06:46,
пустое
)
он очень глюкавый
—
KA
(30.10.2003 16:39,
пустое
)
нужна книжка: Lionel Bening and Harry Foster – Principles of Verifiable RTL Design (гарантируется щедрый обмен!)
—
AOSP
(29.10.2003 16:46,
пустое
)
MII code VHDL
—
nikolai
(27.10.2003 15:18, 125 байт)
Господа! Организация ищет специалистов по ISDN и цифровым станциям вообще. Если кто-то заинтересован в сотрудничестве обращайтесь по mail.
—
phone
(25.10.2003 13:18,
пустое
)
Подскажите, кто нибудь, где можно достать Synopsys Design Compiler?
—
ed77
(24.10.2003 16:53, 68 байт)
Ответ: Дополнительная инфо (+)
—
BfoX
(03.11.2003 08:14, 79 байт)
Ответ: Synopsys SOLD U2003.09 & Design Compiler U2003.06-SP1
—
BfoX
(27.10.2003 09:44,
пустое
)
К Vlad_23 это...
—
SМ
(27.10.2003 08:25,
пустое
)
где Vlad?
—
white7a
(18.11.2003 00:50, 16 байт)
Ответ:
—
white7a
(18.11.2003 00:52, 44 байт)
Покрытие тестами в mjdelsim-е
—
MichaelM
(23.10.2003 16:13, 645 байт)
Простой вопрос по VHDL.
—
JohnKorsh
(23.10.2003 09:55, 322 байт)
Ответ: Примерно так
—
V61
(23.10.2003 14:04, 263 байт)
А еще лучше так
—
-=Sergei=-
(23.10.2003 15:26, 140 байт)
Ответ:
—
Кн
(23.10.2003 12:13, 103 байт)
process (NOW) ... ?
—
zlyh
(23.10.2003 10:05,
пустое
)
Ответ:
—
JohnKorsh
(23.10.2003 10:30, 63 байт)
В данном случае (+)
—
-=Sergei=-
(23.10.2003 12:13, 637 байт)
Ответ:
—
JohnKorsh
(23.10.2003 16:16, 30 байт)
Интересно почему…(+)
—
pi
(22.10.2003 18:17, 499 байт)
Электростанции, дизель-генераторы, электроагрегаты
—
Павел A
(10.02.2005 22:05, 77 байт,
ссылка
)
Не видя timing constrains... Взможно пытается ТВ разводить для 120 МГц.
—
zlyh
(23.10.2003 10:03,
пустое
)
Алгоритм деления на синтезируемом VHDL (18 bit/9 bit)
—
sir-yuri
(22.10.2003 16:45, 52 байт)
Ответ: См почту
—
vitus_strom
(22.10.2003 17:05,
пустое
)
VHDL: тесты для SPI и UART м\к AVR нужны
—
digger
(22.10.2003 16:07, 147 байт)
Описание языка Abel
—
sir-yuri
(22.10.2003 14:42, 79 байт)
Я на нем писал для 4000 и все ок (в 3.1).Небольшой автомат на 50 состояний на СтейтКаде.
—
TIMS
(24.10.2003 16:03,
пустое
)
Лучше возмитесь за VHDL или Verilog.
—
-=Sergei=-
(22.10.2003 18:00, 181 байт)
Это тупиковая ветвь
—
vitus_strom
(22.10.2003 14:50,
пустое
)
Ответ: А почему тупиковая ветвь?
—
sir-yuri
(22.10.2003 15:03,
пустое
)
Потому что он у Xilinx только для CPLD насколько я помню хотя они может быть уже и исправились
—
vitus_strom
(22.10.2003 15:13,
пустое
)
насколько я помню он принципиально под CPLD и переносить его куда-то еще нет смысла
—
yes
(23.10.2003 09:27,
пустое
)
переводится вроде так - Адвансед Булеан Еквейшн Ленгвич
—
yes
(23.10.2003 09:29,
пустое
)
Кто нибудь EDK лечил?
—
vitus_strom
(22.10.2003 12:16,
пустое
)
Ответ: Выздоровел. Email.
—
Vlad23
(23.10.2003 06:34,
пустое
)
Ответ: полечим, если будет где его взять...
—
bryk
(22.10.2003 13:30,
пустое
)
150 M я не смогу никуда выложть
—
vitus_strom
(22.10.2003 16:07,
пустое
)
Ответ: а может господин net поможет ?
—
bryk
(22.10.2003 16:54,
пустое
)
Есть проект на VHDL, есть к нему тестбенч на Verilog, есть Моделсим. ...
—
zlyh
(22.10.2003 11:14, 382 байт)
Не очень понимаю в чем проблема, но подобная задача была и завершилась успешно. Сам проект был на VHDL-е, а бенч на Verilog-е - I2C с OpenCores. Если не говорить об ошибках в самом проекте, то проблем с симуляцией не было, ModelSim прекрасно работал
—
leoyv
(23.10.2003 23:24,
пустое
)
Поменял имена портов в VHDLной компоненте. А где она устанавливается - в Verilog-ном модуле - не менял. Я бы хотел чтоб компилятор меня обругал, но он промолчал.
—
zlyh
(24.10.2003 09:19,
пустое
)
Как присвоить переменной типа INTEGER значение из STD_LOGIC_VECTOR
—
Sergey Rodionov
(21.10.2003 18:03, 197 байт)
тоже вариант конвертнуть сначала в signed или в unsigned а потом integer
—
vitus_strom
(22.10.2003 14:05,
пустое
)
tmp_val <= conv_integer(max_val)
—
vitus_strom
(21.10.2003 18:27,
пустое
)
CONV_INTEGER ( ) поддерживает преобразование из INTEGER, UNSIGNED, SIGNED или STD_ULOGIC форматов, но не из STD_LOGIC_VECTOR
—
Sergey Rodionov
(22.10.2003 10:54,
пустое
)
Логично. Как преобразуется вектор "1000" ? это может быть 8 а может быть -8.
—
DmitriP
(22.10.2003 13:31, 218 байт)
Кусок не поместился (+)
—
vitus_strom
(22.10.2003 12:15, 136 байт)
Ответ: Пардон ошибся напиши что-то вроде этого (+)
—
vitus_strom
(22.10.2003 12:13, 1132 байт)
Нет, это все здорово конечно, но неужеди нет более быстрого и легкого пути для довольно тривиальной задачи ???
—
Sergey Rodionov
(22.10.2003 15:17, 202 байт)
Так DmitriP популярно обьяснил откуда заморочки с типами.
—
zlyh
(22.10.2003 18:04,
пустое
)
tmp_val <= conv_integer(unsigned(max_val));
—
vitus_strom
(22.10.2003 16:04,
пустое
)
Ответ: вот вам и красивый язык VHDL !!!
—
bryk
(22.10.2003 15:56,
пустое
)
При компиляции, если включен Quartus Fitter вылетает MAX !!!
—
Mcs
(20.10.2003 20:45, 29 байт)
Выкинь и забудь 98-е винды и их неудачного ребенка МЕ. Поставь нормальную ОС.
—
SМ
(22.10.2003 13:31,
пустое
)
Ответ: Под 98SE вылетает и лицензионный. Спасет WIN2000.
—
SAZH
(21.10.2003 15:10,
пустое
)
У многих вылетает :-)
—
Андрей_Пр.
(20.10.2003 22:30, 231 байт)
Работа в Киеве для программиста на 16-ти (32-х) разрядных встраиваемых RISC-контроллерах.
—
avidis
(20.10.2003 20:44, 1095 байт)
Народ, кто нибудь толком даст крек к Quartus II v3.0
—
Anatoliy Degterenko
(20.10.2003 20:20, 136 байт)
Celoxica DK1 patch
—
bryk
(20.10.2003 15:26,
пустое
,
ссылка
)
А что енто за штука?
—
Mcs
(20.10.2003 20:37,
пустое
)
Ответ: синтезатор с C подобного HDL - Handel-C
—
bryk
(22.10.2003 15:58,
пустое
)
Ответ: никто даже спасибо не сказал :-(((
—
bryk
(20.10.2003 20:10,
пустое
)
Спасибо. Но кряк уже был. И в закромах тоже есть.
—
KA
(21.10.2003 00:37,
пустое
)
Ответ: к сожалению, Закрома сильно законсперированы, пришлось самому лечить.
—
bryk
(21.10.2003 12:16,
пустое
)
PCI на ACEX, подскажите плиз где примерчик проги взять
—
Mcs
(20.10.2003 13:44, 63 байт)
Какой софт рекомендуете под AT94 . Можно ли Обойтись без "Atmel System Designer" ? Если нет то где можно найти "System Designer"
—
class131
(19.10.2003 00:53,
пустое
)
Напиши мне по e-mail, укажи свой почтовый адрес. Вышлю CD.
—
Stewart Little
(20.10.2003 13:38,
пустое
)
Ответ:
—
AlexMart
(14.07.2004 10:08, 78 байт)
Ответ:
—
JohnKorsh
(23.10.2003 12:07, 53 байт)
Ответ: Разработка ПО для AT94K.
—
JohnKorsh
(20.10.2003 12:27, 514 байт)
В FPSLIC, вообще-то, ядро AVR встроено, а не 80С51. Это в Triscend E5 ядро 8032 :)
—
Stewart Little
(20.10.2003 13:40,
пустое
)
[VHDL] в одном CASE проверять 2 сигнала
—
Bug
(17.10.2003 15:39, 965 байт)
—
zlyh
(20.10.2003 11:00, 298 байт)
Во как я сумел! В теме пробел поставил. Конспирация. Повторяю..
—
zlyh
(20.10.2003 15:36, 298 байт)
а чем два кейса плохо? пишут в разные биты - все должно быть хорошо
—
yes
(17.10.2003 16:59,
пустое
)
плохо тем что у меня после синтеза, в симуляторе MAXplus'а акие-то левые скачки во втором CASE получаються. Ну вобщем-то я уже решил другим способом. я завёл временную шину и ей присвоил обе адресные шины, и сделал один CASE, после этого стало всё зашибись.
—
Bug
(17.10.2003 17:36,
пустое
)
Помогите найти исходник функции PCI
—
Mcs
(17.10.2003 15:37, 171 байт)
Если таргет, то родная альтеровская мегафункция pcit1 с полпинка заводится.
—
Андрей Пр.
(17.10.2003 18:54,
пустое
)
Я поставил Baseline 9.6 и функции pcit1не нашёл.
—
Mcs
(20.10.2003 19:48,
пустое
)
Странно... Я ставил именно с компакта с 9.6 за 2000г., "ADL Version 4"
—
Андрей_Пр.
(20.10.2003 19:57,
пустое
)
А исходники этой функции доступны?
—
NovikM
(20.10.2003 16:04,
пустое
)
Ответ: А эта функция какой нибудь лицензии требует???
—
Mcs
(20.10.2003 13:51,
пустое
)
Исходники доступны, есть на диске Altera Digital Librariy,
—
Андрей_Пр.
(20.10.2003 19:15, 190 байт)
Ответ: Скажите пожалуйста, а почему этот исходник не открывается? пишет, что отсутствуют шрифты и какую то ... показывает
—
axalay
(28.10.2003 09:36,
пустое
)
Тоже хачу (+)
—
NovikM
(22.10.2003 16:55, 48 байт)
Конечно присылай!!!
—
Mcs
(20.10.2003 20:01, 89 байт)
Через часок см. почту.
—
Андрей_Пр.
(20.10.2003 20:04,
пустое
)
И мне, если можно !!!
—
amid
(21.10.2003 15:02,
пустое
)
Кое-чего отправил.
—
Андрей_Пр.
(21.10.2003 19:32,
пустое
)
Спасибо !!!
—
Amid
(21.10.2003 21:00,
пустое
)
очередной глюк XILINXа
—
axalay
(17.10.2003 12:49, 387 байт)
все попинали в вежливой форме :) действительно интересно взглянуть
—
yes
(17.10.2003 16:57, 139 байт)
Ответ: и тем более если мне нада адрес для считывания вычислить обычной логикой, то зачем его обизательно защелкивать, если я уверен, что там рисков никаких?
—
axalay
(20.10.2003 13:44,
пустое
)
Ответ: а в альтере и то -и это работает
—
axalay
(20.10.2003 13:41,
пустое
)
Xilinx не умеет глюки создавать. Какие timing constrains-ы ему Инженер скажет сделать то он и сделает.
—
zlyh
(17.10.2003 14:03,
пустое
)
Это правда. Обычно сам идиот. Если конечно не ископаемая версия Xilinx используется.
—
Пятничный хрен
(17.10.2003 15:46,
пустое
)
Ответ: у меня лицензионный полный ISE-5.2, а то, что нада для каждой цепи констрайнс задавать, то это полный отстой...кстати, без констрайнсов попробуйте разместить проект в спартан-2, где используются все 4 DLL-а...и фиг вам-не разместит, а значит XILINX урак!
—
axalay
(20.10.2003 13:40,
пустое
)
Это от привычки дурью маятся для алтеры. Сам страдал. Для Xilinx не надо выпендриваться. Сам разведет. Уж если не получается, тогда можно и указать чего...
—
Пятничный хрен
(24.10.2003 18:55,
пустое
)
Ответ: не дурью маяться, а нада было и тем и етим заниматься, и у тех и у других свои прелести
—
axalay
(27.10.2003 16:25,
пустое
)
По описанию проблемы я понял что PERIOD не задавался. Откуда тулза узнает где на какие задержки загоняться? Если понизить частоту на вашем проекте, уверен, заработает.
—
zlyh
(20.10.2003 15:45,
пустое
)
пишу так case ADDR is ... when "001" => tmp(4 downto 0) <= "11110"; а можно как-то писать в HEX виде, наподобии when 0x01 ???
—
Bug
(17.10.2003 12:14,
пустое
)
case ADDR is when O"1" => вот дальше проблемка
—
zlyh
(17.10.2003 14:14, 189 байт)
а чем плохо conv_bla_bla_bla(16#1#,5) ?
—
yes
(17.10.2003 17:05,
пустое
)
Ну не плохо... Я в смысле что based literal-а (для numeric_std нужна функция) TO_UNSIGNED(16#F#, 5) и это будет длиннее чем bit string literal чёндь вроде X"F". Помоему в других библиотеках (std_logic_unsigned) похалявнее будет.
—
zlyh
(20.10.2003 10:46,
пустое
)
Можно сделать так : case conv_integer(ADDR) is when 0 =>... when 1 to 6 =>... только это в десятичном получается
—
urri
(17.10.2003 13:05,
пустое
)
тьфу ты... x"1" но возможно будет ругаться: скажет что ожидал 3 бита а тут целых 4 но если addr 4-ех битный, проблем нет.
—
3_класса_церковно_приходской_школы
(17.10.2003 12:27,
пустое
)
"1" & x"1"
—
yes
(17.10.2003 13:40,
пустое
)
Ответ:
—
3_класса_церковно_приходской_школы
(17.10.2003 12:26,
пустое
)
Глюк Active-HDL 6.1sp1 при добавлении чего-либо в FUB с последующим Compare Symbol with Contents, изменения в vhdl коде не делаються :-\,хотя AHDL говорит что мол всё зашибись и перекомпилируйте код.
—
Bug
(17.10.2003 11:47,
пустое
)
Ответ:
—
ewqw
(08.11.2003 00:10,
пустое
)
Я правда на Verilog пишу, а скомпилять? А обновить символ? Защита от дурака встроена, чтоб если прервали на полпути - не портить.
—
Пятничный хрен
(17.10.2003 15:51,
пустое
)
Нет ли у кого стандарта последнего по VHDL IEEE Std 1076-2002
—
Esquire
(16.10.2003 20:37,
пустое
)
Ребята, скинте, пожалуйста, и мне на мыло стандарт 1076-2002,есль не трудно
—
sergey_p
(07.11.2003 00:11,
пустое
)
Могу кинуть на мыло(-)
—
svensson
(02.11.2003 21:57,
пустое
)
Ответ: Скинте, пожалуйста, на мыло стандарт по VHDL IEEE Std 1076-2002 или link
—
AlexS
(05.11.2003 15:16, 80 байт)
Ответ: IEEE-VHDL 1076-2002 standard
—
coco
(15.11.2004 13:26,
пустое
)
Ответ: Скинте, пожалуйста, на мыло стандарт по VHDL IEEE Std 1076-2002 или link
—
coco
(15.11.2004 13:27, 4 байт)
Ответ: Скинте, пожалуйста, на мыло стандарт по VHDL IEEE Std 1076-2002 или link
—
coco
(15.11.2004 13:28, 4 байт,
ссылка
,
картинка
)
Ответ:
—
coco
(15.11.2004 13:29,
пустое
)
Ответ: Стандарт по VHDL
—
veral
(25.11.2003 11:20, 71 байт)
Ушло
—
svensson
(05.11.2003 19:14,
пустое
)
Ответ: Получил.Большое спасибо!
—
AlexS
(06.11.2003 15:52,
пустое
)
Ответ: когда-то была ссылка на 2000.
—
maegg
(17.10.2003 10:34,
пустое
)
Не подскажет ли кто, откуда можно скачать LabWindows/CVI не eval. Спасибо.
—
Gate
(16.10.2003 19:34,
пустое
)
ПЗУ на VerilogHDL
—
axalay
(15.10.2003 12:08, 233 байт)
Ответ: Вот так, например
—
V61
(15.10.2003 17:10, 310 байт)
для V61: бред!
—
druzhin
(17.11.2003 18:13,
пустое
)
Ответ: почему это не компилится? хотя шаблон от Xilinx-а... Работы блока я то добился -в коргене сгенерил-но это некрасиво...я хочу все в тексте
—
axalay
(16.10.2003 15:54, 2222 байт)
Ответ: добавка
—
axalay
(15.10.2003 13:23, 107 байт)
mozhet tak
—
KA
(15.10.2003 15:42, 327 байт)
я обычно case генерю awk-ом и инклюдю - весьма удобно
—
yes
(15.10.2003 16:07,
пустое
)
Ответ: но мне хочется все в тексте, начальству отчет предоставлять- все в папке одной
—
axalay
(16.10.2003 15:56,
пустое
)
Ответ: так то оно так, а где данные для начальной загрузки? а без них-это просто ОЗУ!
—
axalay
(15.10.2003 16:06,
пустое
)
jeto RAM?
—
KA
(15.10.2003 16:46,
пустое
)
Ответ: так то оно так, а где данные для начальной загрузки? а без них-это просто ОЗУ!
—
axalay
(15.10.2003 16:06,
пустое
)
Текстовый режим VGA
—
Буриданов осел
(15.10.2003 10:13, 208 байт)
А в free download VESA-спецификаций ткнуть носом можете? Нужны детали DDC2B & DPMS.
—
Po Hab Nik
(20.10.2003 10:59,
пустое
)
Tebe VGA nuzhen ili Timing of VGA
—
KA
(15.10.2003 10:46,
пустое
,
ссылка
)
Народ, где можно Leonardo Spectrum 2002 (под Xilinx) достать (+ лекарство) ?
—
Amid
(14.10.2003 19:43,
пустое
)
Господа! Может у кого есть средство от всех болезней для LabView 7.0.
—
Sandy
(14.10.2003 15:45,
пустое
)
Ответ:
—
rashid
(30.04.2004 16:36,
пустое
)
NI
—
pp3303
(16.10.2003 12:31, 438 байт)
Похоже - потёрли эти файлы ?!
—
sed
(21.10.2003 12:42,
пустое
)
Ответ: в какой директории
—
Akakiy
(17.10.2003 00:31,
пустое
)
Работа с FPGA, Model SIM (простые вопросы)
—
JohnKorsh
(14.10.2003 12:12, 352 байт)
Ребята, я полный ноль в CPLD и FPGA, есть огромное желание их освоить (вместе с VHDL), с чего начинать освоение и как, если у когото есть советы благодарно выслушаю
—
Andersen
(13.10.2003 14:55,
пустое
)
Ответ: зайди на сайт exss ранше там были вещи для студентов.
—
DmitryO
(29.10.2003 14:23, 50 байт)
Ответ:
—
Кн
(14.10.2003 10:03, 448 байт)
Скачай Tutorial ы по VHDL, Verilog. Я с этого начинал.
—
MemoryTest
(13.10.2003 19:53,
пустое
,
ссылка
)
Как я понял там не так просто скачивается! (+)
—
Mcs
(21.10.2003 15:56, 160 байт)
Зайти в соседнюю конференцию, там есть FAQю
—
misyachniy
(13.10.2003 19:13,
пустое
,
ссылка
)
VHDL, очень простой вопрос.
—
JohnKorsh
(12.10.2003 16:58, 231 байт)
Ja ispol#zuju signal <= '1', GND, VCC, component GND, VCC Poluchaju na vychode vsegda odno i tozh.
—
KA
(13.10.2003 12:33,
пустое
)
Ну почему же оно так тормозззиит !? (Aldec 6.1 SP1)
—
Зок Мёдов
(10.10.2003 01:28, 210 байт)
Прекрасно живет и впахивает.
—
Пятничный хрен
(10.10.2003 14:05,
пустое
)
Под XP Pro правда...
—
Пятничный хрен
(10.10.2003 14:08,
пустое
)
Ответ: Если это под 98-МЕ Windows, то это, похоже, глухо ....
—
Apast
(10.10.2003 08:56, 238 байт)
Спасибо, эта мысль мне тоже приходила в голову (у меня ME), но хорошо что вы её подтверждаете, значит получается, что пора....
—
Зок Мёдов
(10.10.2003 10:10,
пустое
)
Изучаю VHDL и ISE 5.1...
—
Nick222
(09.10.2003 16:23, 685 байт)
просто ты добавил порт, к которому ничего не подключено(+)
—
3_класса_церковно_приходской_школы
(09.10.2003 16:30, 63 байт)
и всеже само простое добавить ключ, который он просит и вся проблема
—
3_класса_церковно_приходской_школы
(10.10.2003 10:40,
пустое
)
Ответ: Где не подключил? В файле vhdl? Я подключил:
—
Nick222
(09.10.2003 19:09, 694 байт)
Ответ: второе состояние действительно не причём, в ответ на этот код синтезатор сделает защёлку. Очень часто бывает что у этого 5.1 конкретно сносит крышу (+)
—
Vitus_strom
(10.10.2003 10:04, 133 байт)
Так будет меньше писать, а проблема в том, что у вас не определено второе состояние.
—
KA
(09.10.2003 20:09, 184 байт)
имхо второе состояние абсолютно непричем
—
3_класса_церковно_приходской_школы
(09.10.2003 20:32,
пустое
)
вы предложите чего.
—
KA
(09.10.2003 20:56,
пустое
)
и это почему.
—
KA
(09.10.2003 20:54,
пустое
)
См выше Vitus_strom ответил
—
3_класса_церковно_приходской_школы
(10.10.2003 10:38,
пустое
)
А что смотреть. Он предупреждения этим не уберёт. Он же учиться или он учиться плохому стилю.
—
KA
(10.10.2003 15:40,
пустое
)
Ответ: Кстати на Ваш код многоуважаемый Ка синтезатор ответит мультиплексором 2 в 1 * 8
—
Vitus_strom
(10.10.2003 16:15,
пустое
)
а если ты пишешь логику пиши её однозначно. Вот что есть хороший стиль. А то выходит, хочу это, когда это и это. А если этого не будет. Что должно произойти. Это дядя домысливать будет?
—
KA
(10.10.2003 17:36,
пустое
)
Чего хотел человек мы не знаем. Но если ты описываешь триггер, пиши уж до конца.
—
KA
(10.10.2003 17:32,
пустое
)
Ответ: Может он защелку с разрешением хотел написать, тогда правильно написал
—
Vitus_strom
(10.10.2003 18:02,
пустое
)
LATCH? DFF? JK? T?
—
KA
(13.10.2003 12:37,
пустое
)
Ответ: Эквивалентную LDCE, в схемотехнической библиотеке, только без С входа
—
vitus_strom
(15.10.2003 14:23,
пустое
)
какую?
—
KA
(10.10.2003 19:46,
пустое
)
Ответ: Что Вы называете плохим стилем?
—
Vitus_strom
(10.10.2003 16:08,
пустое
)
Ответ:
—
3_класса_церковно_приходской_школы
(10.10.2003 15:44,
пустое
)
почту посмотри
—
3_класса_церковно_приходской_школы
(09.10.2003 19:40,
пустое
)
Простые вопросы по VHDL.
—
JohnKorsh
(09.10.2003 15:14, 788 байт)
сделай так и не парься(+)
—
3_класса_церковно_приходской_школы
(09.10.2003 15:44, 360 байт)
Loop в процессе генерации клока совсем не нужен.
—
-=Sergei=-
(09.10.2003 16:18,
пустое
)
если первые две строчки убрать, то не нужен
—
3_класса_церковно_приходской_школы
(09.10.2003 16:20,
пустое
)
Найдите ошибку (for Verilog Experts only :)
—
Sergey Rodionov
(08.10.2003 17:51, 440 байт)
Ответ:
—
none
(08.10.2003 18:40, 322 байт)
Но Вы, по видимому, хотели вот это :
—
none
(08.10.2003 18:46, 318 байт)
Ответ: Всем спасибо.
—
Sergey Rodionov
(09.10.2003 10:56,
пустое
)
Настало время покупать оконный кондиционер для защиты вашего дома.
—
Василий Николаев
(17.10.2004 11:59,
пустое
,
ссылка
)
Design Compiler где взять?
—
DC wanted
(07.10.2003 18:32, 92 байт)
Кондиционеры samsung, кондиционеры panasonic, сплит-системы
—
Петр
(02.03.2005 20:35, 51 байт,
ссылка
)
Генераторы, дизельные электростанции, электроагрегаты
—
Максим
(09.02.2005 15:50, 79 байт,
ссылка
)
Ответ: Я уточнил - Synopsys SOLD U2003.09 & Design Compiler U2003.06-SP1
—
BfoX
(15.10.2003 11:41,
пустое
)
Ответ: Могу помочь перелить с фтп фирмы!
—
BfoX
(14.10.2003 21:09,
пустое
)
Ответ: Есть версия 2000.5 Email.
—
Vlad23
(08.10.2003 06:20,
пустое
)
Ответ:
—
Добрая Бяка
(13.10.2003 16:57, 34 байт)
Ответ:
—
ed77
(27.10.2003 13:18, 44 байт)
Народ!!! Кто нибудь работает в ActivHDL6.1sp1 ??? А verilog проекты в нем симулирует???
—
RobDSP
(06.10.2003 19:26, 397 байт)
VHDL, простейший вопрос.
—
JohnKorsh
(06.10.2003 16:21, 264 байт)
B => A - не "signal assignment", это association element. Вот разница в присвоении сигналов ( <= ) и переменных ( := ) есть.
—
zlyh
(06.10.2003 21:04,
пустое
)
Xilinx ISE 6.1(не требует ключа), ChipScope 6.1 и др.. Email
—
Vlad23
(06.10.2003 06:16,
пустое
,
ссылка
)
Почему компилятор выдаёт ошибку?
—
Suhovey Alexey
(05.10.2003 17:45, 1120 байт)
Ответ:
—
none
(05.10.2003 18:45, 149 байт)
А если я хочу просто завести сигнал Clock1 и вывести наружу его копию?
—
Suhovey Alexey
(05.10.2003 19:20, 996 байт)
Если Clock1 приходит на тактовую ногу, он не может быть inout, только in
—
matyushin
(06.10.2003 11:17,
пустое
)
Можно ли в тестбенче писать данные в файл не в текстовом, а в шестнадцатиричном коде? И если да, то как?
—
Slavko
(05.10.2003 05:05,
пустое
)
Ответ: В ModelSime, Да. С помощью ихнего пакета utils
—
ton
(28.10.2003 14:53,
пустое
)
Посмотри в ALDEC пример 8051 может то
—
KA
(05.10.2003 19:54,
пустое
)
Какие семейства Xilinx?
—
Nick Kovalyov
(03.10.2003 02:28, 166 байт)
Xilinx не пляшет. Глянь на Lattice.
—
Пятничный хрен
(03.10.2003 22:52,
пустое
)
Встроенных флэшек нет (как мне известно). Память - все Virtex'ы, Sparta2, 2E, 3.
—
matyushin
(03.10.2003 06:10,
пустое
)
ACTEL сама Flash флешка её не надо
—
KA
(03.10.2003 11:25,
пустое
)
Заполнить форму для отправки сообщения
|||
Телеконференции
|||
Главная страница
|||
Конференция без кадра
|||
Архив без кадра