Отправлено zlyh 20 октября 2003 г. 11:00 В ответ на: [VHDL] в одном CASE проверять 2 сигнала отправлено Bug 17 октября 2003 г. 15:39

При событийном моделировании изменение одного бита шины дёрнет процесс который чувствителен к шине. Это не ошибка, это объективные издержки.
Так тоже можно:
tmp(6 downto 5) <= B"10" when (ADDR2 = O"1") else
B"01" when (ADDR2 = O"2") else
B"11";

• Во как я сумел! В теме пробел поставил. Конспирация. Повторяю.. — zlyh   (20.10.2003 15:36, 298 байт)