«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
[an error occurred while processing this directive]
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Телесистемы
Очень буду благодарен (очень) за лекарство к ModelSim Altera 6.0c (мыло внутри)
—
Nick Kovalyov
(10.02.2006 09:52
212.9.235.139
, 15 байт)
Причём тут альтера? Если вы про Modelsim Altera Edition, то идите отсюда нафиг, там кряк ненужен и несуществует.
—
druzhin
(10.02.2006 17:04
80.92.98.198
,
пустое
)
Ответ: Можно и без оскорблений. А лекарство нужно
—
Nick Kovalyov
(13.02.2006 18:33
212.9.235.139
,
пустое
)
Ну вот, опять... Ещё раз: если у вас Modelsim Altera Edition, то кряк несуществует, ментор бесплатно высылает кряк на мыло после заполнения формы Пуск -> Программы -> Modelsim -> Requesl License.....итд. Вы можете сказать: Альтера Едишен или нет? Если не можете - идите отсюда нафиг.
—
druzhin
(13.02.2006 20:41
80.92.98.198
,
пустое
)
Продолжение. Если вы поумнеете и скачаете нормальный моделсим SE 6.1, тогда и поговорим про кряки и подключение альтеровских библиотек.
—
druzhin
(13.02.2006 20:46
80.92.98.198
,
пустое
)
Вопрос по Verilog
—
Super_Electric
(09.02.2006 09:52
81.177.68.91
, 371 байт)
А в чем проблема-то? Вот прямо так и подключайте (+)
—
SM
(09.02.2006 14:15
213.141.159.26
, 150 байт)
Ответ:
—
SAZH
(09.02.2006 10:17
212.113.112.201
, 88 байт)
Кто пользуется формальной верификацией (model checking, equivalency check) ?
—
Shtirlits
(08.02.2006 14:08
83.149.205.223
, 290 байт,
ссылка
)
есть свободные "модель чекеры" - единственная проблема - язык входной у них "левый"
—
yes
(09.02.2006 18:10
87.236.81.130
, 85 байт,
ссылка
)
С SMV народ приспособился из VHDL->Verilog->SMV (+)
—
Shtirlits
(09.02.2006 20:18
83.149.205.223
, 391 байт,
ссылка
,
картинка
)
я так понял, что для формальной верификации нужна полнота асертов
—
yes
(10.02.2006 12:38
87.236.81.130
, 631 байт)
А я разве не положил лиц. в известное место? Или ее оттуда того?
—
SM
(10.02.2006 19:48
213.141.159.26
,
пустое
)
Рядом с линуксячими файлами 2005 ничего не нашел (+)
—
Shtirlits
(10.02.2006 20:11
83.149.205.223
, 217 байт)
если можно - помогите/разъясните. лицензия оттуда имеет фичу с формалити, но ft_shell (вроде) оттудоваже требует другую фичу
—
yes
(10.02.2006 19:59
87.236.81.130
,
пустое
)
надеюсь, что это не только мне интересно :
—
yes
(10.02.2006 20:12
87.236.81.130
, 422 байт)
Ща. Погодите. Будет вам кофэ, и какава тоже будет.
—
SM
(10.02.2006 20:29
213.141.159.26
,
пустое
)
Кофэ с чаем, дыбанное именно из этой формалити (я сам удивился от изобилия урожая) найдете там. в кряксах.
—
SM
(10.02.2006 21:11
213.141.159.26
,
пустое
)
Небольшой сорри. Там поправка произошла мелкая - адын нюанс забыл. Смотреть там же.
—
SM
(10.02.2006 23:31
213.141.159.26
,
пустое
)
вопрос для общего развития - а что в этот src достаточно имя фичи записать и все?
—
yes
(13.02.2006 13:16
87.236.81.130
, 39 байт)
Естессно.
—
SM
(13.02.2006 17:05
213.141.159.26
,
пустое
)
УРА! Спасибо!!!
—
Shtirlits
(11.02.2006 00:53
83.149.205.223
,
пустое
)
А вот интересно - пара вопросов (+)
—
SM
(10.02.2006 03:07
213.141.159.26
, 518 байт)
Видать на VHDL уже написано, да и не совсем verilog в SMV (+)
—
Shtirlits
(10.02.2006 09:18
83.149.205.223
, 1110 байт,
ссылка
)
Про хватит ли чекеров (+)
—
SM
(10.02.2006 11:02
213.141.159.26
, 517 байт)
Пользуюсь formality, а также (этой просто постоянно) встроенной в команду "compile" DC (+)
—
SM
(09.02.2006 01:36
213.141.159.26
, 594 байт)
интересно, что у DC возможно генерация несовпадающего нетлиста... я предполагал, что formality для
—
yes
(09.02.2006 18:06
87.236.81.130
, 186 байт)
Хе-хе. В DC... А уж сколько после BG такой лажи наблюдалось... Все не безглючны.
—
SM
(09.02.2006 18:32
213.141.159.26
,
пустое
)
Да, несовпадающий мне сгенерил 2000.05. А в 2004.06 такого пока не было. Но теперь зато верифицирую вот.
—
SM
(09.02.2006 18:33
213.141.159.26
,
пустое
)
про formality вопрос (+)
—
Shtirlits
(09.02.2006 09:19
83.149.205.223
, 56 байт)
Под FC4. Конечно удалось.
—
SM
(09.02.2006 14:09
213.141.159.26
,
пустое
)
в известном месте есть еще static check (в IUS5.3) каденсовский, а лицензии нет - если умеете :) и интересно
—
yes
(09.02.2006 18:16
87.236.81.130
,
пустое
)
Вах. Я везде про IUS спрашивал, а он оказывается там есть!!!!! Сделаем, сделаем.
—
SM
(09.02.2006 18:31
213.141.159.26
,
пустое
)
срочно спешу извинится - напутал. для линуха там еще ldv5.1 (со статик чеком), а ius5.3 для винды
—
yes
(09.02.2006 18:48
87.236.81.130
, 49 байт)
Народ! license.dat для Modelsim 6.1d for Linux - Скиньте кто может ! Обыскал все уже...
—
vladx
(01.02.2006 23:04
85.140.0.129
,
пустое
)
druzhin'у спасибо огромное...
—
vladx
(03.02.2006 17:01
217.12.251.13
,
пустое
)
Рано благодаришь. Самый свежий лицген от 09.01.06 я забыл. Намылил повторно в догонку.
—
druzhin
(03.02.2006 17:23
80.92.98.198
,
пустое
)
Да, спасибо... Но вот установить никак не могу...
—
vladx
(03.02.2006 22:19
83.237.53.25
, 268 байт)
MGLS_LICENSE_FILE
—
druzhin
(09.02.2006 17:35
80.92.98.198
,
пустое
)
Ответ:
—
Alon
(08.03.2006 18:17
132.72.54.128
, 98 байт)
Все!!! Разобрался... Crack работает...
—
vladx
(04.02.2006 22:27
85.141.206.211
,
пустое
)
а раньше от платформы license.dat не зависел...
—
SM
(02.02.2006 16:48
213.141.159.26
,
пустое
)
А я пробовал кряки и от винды, но сгенеренный license.dat не подходит...
—
vladx
(02.02.2006 17:35
217.12.251.13
, 82 байт)
подходит. 100% - на электрониксе обсуждалось - там куча кряков - нужно брать ZWT, а не EFA
—
_yes_
(03.02.2006 15:45
83.237.220.60
,
пустое
)
а где брали сам "Modelsim 6.1d for Linux" ?? на известном фтп версии только для win лежат :(
—
Doka
(02.02.2006 14:13
193.192.152.11
,
пустое
)
Регистрация на www.model.com бесплатна. Вам по почте высылается URL, с которого можно скачать.
—
andrew_b
(02.02.2006 14:29
80.82.63.185
,
пустое
)
спасибо. разобрался =)
—
Doka
(02.02.2006 14:40
193.192.152.11
,
пустое
)
Задержка на 1 такт на D-триггере в Верилоге. Синтезируется Precision нормально как и задумано. Но функциональная симуляция в Active HDL рисует идентичные сигналы на входе и выходе триггера, без сдвига. Исходник в теле письма. Что я делаю неправильно? Спасибо заранее.
—
Vasily
(01.02.2006 16:24
83.170.240.82
, 166 байт)
Замените "=" на "<=" это не одно и тоже!(+)
—
cdg
(02.02.2006 16:03
80.68.3.242
, 166 байт)
Действительно - зачем усложняют :-)
—
хх
(02.02.2006 20:30
83.102.149.146
, 68 байт)
Вы заменили асинхронный сброс на синхронный.
—
druzhin
(03.02.2006 15:28
80.92.98.198
,
пустое
)
Нет, вы правы.
—
druzhin
(03.02.2006 15:29
80.92.98.198
,
пустое
)
К сожалению этот вариант Qartus 5 не съедает :-(
—
cdg
(03.02.2006 10:13
80.68.3.242
,
пустое
)
Ответ:
—
SAZH
(03.02.2006 11:12
212.113.112.201
, 106 байт)
Мне его предупреждения не нравятся, особенно последнее предложение(+)
—
cdg
(03.02.2006 12:46
80.68.3.242
, 188 байт)
Ответ:
—
хх
(03.02.2006 14:48
83.102.149.146
, 389 байт)
Интересно, проверим
—
cdg
(06.02.2006 10:38
80.68.3.242
,
пустое
)
Ответ:
—
SAZH
(03.02.2006 12:54
212.113.112.201
, 37 байт)
все изящество Verilog'a одной строкой =)
—
Doka
(02.02.2006 20:39
193.192.152.11
, 48 байт)
в VHDL 2005 легко :)
—
des00
(03.02.2006 09:03
80.89.147.5
,
пустое
)
проще изначально создать изящный язык, чем работать с VHDL (+)
—
Doka
(03.02.2006 19:17
193.192.152.11
, 188 байт)
Для одного тригера в контексте данной задачи, это монописуально(+)
—
des00
(02.02.2006 17:39
80.89.147.5
, 92 байт)
Всем огромное спасибо, проблема решена.
—
Vasily
(02.02.2006 14:15
83.170.240.82
,
пустое
)
Наверно у меня было подобное.
—
zlyh
(02.02.2006 10:40
194.186.73.110
, 483 байт)
Ответ:
—
IgorK
(01.02.2006 22:17
195.131.210.158
, 118 байт)
Ну, с задержками - это понятно, Aldec мамой клянется что и без них должно бы нормально моделировать, читал когда-то документацию и неоднократно на VHDL такое нормально работало, да и в этом же проекте в другом файле аналогичная конструкция, тоже на верилоге нормально моделируется.
—
Vasily
(02.02.2006 12:37
83.170.240.82
,
пустое
)
ТЕСТ БЕНЧ в студию, сдаеться мне что вы "лоханулись" именно в нем :)
—
des00
(01.02.2006 18:49
80.89.147.5
,
пустое
)
Я тоже так думал, пробовал поиграться timescale....
—
Vasily
(01.02.2006 18:58
83.170.240.82
, 268 байт)
Ну, а чего же сами триггеры задержки блокирующим assign-ментом написаны? Получается Latch.
—
Victor Yurchenko
(01.02.2006 20:31
193.41.4.2
, 168 байт)
Ответ:
—
SAZH
(01.02.2006 21:02
217.15.19.215
, 41 байт)
Да пробовал по разному assigment делать, ведет себя так же....
—
Vasily
(01.02.2006 20:49
83.170.240.82
,
пустое
)
Не верю! Проблема именно в non blocking assigment
—
cdg
(02.02.2006 16:06
80.68.3.242
,
пустое
)
Ответ: вот и ответ на ваш вопрос, вы не моделируете сигнал-воздействие синхронным клоку(+)
—
des00
(01.02.2006 19:12
80.89.147.5
, 39 байт)
Возможно. Это был метод тыка. Я предположил что может где-то берется погрешность на дельту. Что Вы можете сказать про тест-бенч (в теле предыдущего сообщения)
—
Vasily
(01.02.2006 19:30
83.170.240.82
,
пустое
)
Как их правильно синхронизировать (fs и sclk)?
—
Vasily
(01.02.2006 19:32
83.170.240.82
,
пустое
)
Я приведу пример на ВХДЛ, т.к. пишу на нем, я задаю регистровое воздейстиве так(+)
—
des00
(02.02.2006 09:56
80.89.147.5
, 986 байт)
Вот за это реальное спасибо. wait until rising_edge(clk); - самое то что надо, как и предполагалось - именно этого ему нехватало. Нормально моделируется после слегка подправленного тест бенча (в теле письма). Книжку скачал, обязательно почитаю. До этого я всегда в графике тесты рисовал. Еще раз - огромное спасибо.
—
Vasily
(02.02.2006 13:49
83.170.240.82
, 394 байт)
Версия Active какая? В 7.1 всё щл.
—
Builder
(01.02.2006 17:50
81.25.47.235
,
пустое
)
Для разнообразия скачал и поставил 7.1 - ведет себя так же.
—
Vasily
(02.02.2006 13:37
83.170.240.82
,
пустое
)
Ответ:
—
Borizzz
(14.02.2006 14:17
217.71.128.84
, 21 байт)
Версия 6.3
—
Vasily
(01.02.2006 18:22
83.170.240.82
,
пустое
)
Ответ:
—
SAZH
(01.02.2006 17:47
212.113.112.201
, 56 байт)
А почему тогда в 16-разрядном сдвиговом регистре не 32 триггера а 16?
—
Vasily
(01.02.2006 18:25
83.170.240.82
,
пустое
)
Ответ:
—
SAZH
(01.02.2006 21:04
217.15.19.215
, 571 байт)
Собственно, так и есть, по одному триггеру на такт, только мне не надо обрезания длительности до одного периода, видимо это ввело вас в заблуждение.
—
Vasily
(02.02.2006 14:14
83.170.240.82
,
пустое
)
Уберите второе условие
—
andrew_b
(01.02.2006 16:30
80.82.63.185
,
пустое
)
Да оно появилось от безнадежности, методом тыка, так сказать, без него аналогично.
—
Vasily
(01.02.2006 17:17
83.170.240.82
,
пустое
)
Помогите с лицензией на HDL Explorer Pro (HDLE_2005.4.1.222) от http://www.stelartools.com/default.htm, пожалуйста
—
Victor®
(01.02.2006 11:51
195.46.37.133
,
пустое
)
Условная компиляция в Verilog зависимости от параметра (+)
—
Валерий_П
(01.02.2006 07:16
83.146.75.35
, 219 байт)
Плохо искали(+)
—
cdg
(01.02.2006 10:50
80.68.3.242
, 371 байт)
Благодарю! Действительно, пропустил.
—
Валерий_П
(01.02.2006 11:30
83.146.75.35
,
пустое
)
Ответ:
—
SAZH
(01.02.2006 11:58
212.113.112.201
, 64 байт)
моделирование с задержками в ModelSim
—
sirin
(31.01.2006 18:23
81.28.2.164
, 404 байт)
нашел в чем проблема
—
sirin
(01.02.2006 13:20
81.28.2.164
, 361 байт)
Ответ:
—
IgorK
(01.02.2006 00:59
195.131.72.1
, 265 байт)
test
—
IgorK
(16.02.2006 02:18
195.131.84.199
,
пустое
)
3) У меня была ошибка: я верхние уровни нетлиста и задержек неправильно совместил.
—
zlyh
(01.02.2006 10:15
194.186.73.110
,
пустое
)
Кроме .sdo при компиляции еще нетлист запишите. Его и моделируйте, а не оригинал.
—
SM
(01.02.2006 00:22
213.141.159.26
,
пустое
)
а что значит совместил?
—
sirin
(01.02.2006 12:22
81.28.2.164
, 378 байт)
Ответ:
—
zlyh
(01.02.2006 13:46
194.186.73.110
, 547 байт)
трабла
—
sirin
(01.02.2006 15:05
81.28.2.164
, 472 байт)
Без понятия. Может в lpll.v на line 63 есть подсказка?
—
zlyh
(01.02.2006 17:09
194.186.73.110
,
пустое
)
привожу что есть эти строки
—
sirin
(01.02.2006 17:31
81.28.2.164
, 78 байт)
Ответ понятен
—
sirin
(01.02.2006 14:45
81.28.2.164
, 184 байт)
Не могу разобраться как в PSpice создавать модельку, чтоб она работала в Capture.
—
Tay
(31.01.2006 17:43
212.114.28.232
, 557 байт)
Потеряный GND.
—
vog
(31.01.2006 16:54
87.249.234.82
, 776 байт)
Ответ:
—
vog
(01.02.2006 10:06
87.249.234.82
, 182 байт)
Ребята, есть у кого-нибудь handbook по Virtex-4? если есть можете поделится?
—
kyle
(27.01.2006 19:09
62.105.138.5
,
пустое
)
А с ксайлинкса слить нельзя ?
—
des00
(29.01.2006 11:00
80.89.147.5
,
пустое
)
Ответ: Так ведь вечно зеленных просят...
—
kyle
(30.01.2006 10:07
62.105.138.5
,
пустое
)
За что ??????? за ug070....ug075.pdf и за ds302.pdf ?? вы с софтом не путаете ?
—
des00
(30.01.2006 11:10
80.89.147.5
,
пустое
)
так это User Guide, я хотел бы найти HandBook....
—
kyle
(30.01.2006 12:54
62.105.138.5
,
пустое
)
Вот в этом наборе файлов я беру все что мне нужно про виртекс4(+)
—
des00
(30.01.2006 13:06
80.89.147.5
, 649 байт)
А он есть! и они за него хотят денюшку....
—
kyle
(30.01.2006 13:49
62.105.138.5
,
пустое
)
и то до V4LX25 можно в 7.1/8.1 веб пак работать
—
des00
(30.01.2006 11:11
80.89.147.5
,
пустое
)
а Вы работали с семейством FX? или V2Pro?
—
kyle
(30.01.2006 15:56
62.105.138.5
,
пустое
)
Пока нет, но скоро(где то через месяц) буду с V2Pro 7 ой работать
—
des00
(30.01.2006 17:55
80.89.147.5
,
пустое
)
Ответ:
—
kyle
(31.01.2006 10:36
62.105.138.5
, 83 байт)
Пока никаких наработок нет, насчет инфы ИМХО на ксалинксе нужно брать
—
des00
(01.02.2006 10:30
80.89.147.5
,
пустое
)
Спасибо
—
kyle
(01.02.2006 12:24
62.105.138.5
,
пустое
)
А с ксайлинкса слить нульзя ?
—
des00
(29.01.2006 11:00
80.89.147.5
,
пустое
)
Verilog
—
REXX
(27.01.2006 12:29
210.126.46.122
, 1531 байт)
Ответ:
—
SAZH
(27.01.2006 14:53
212.113.112.201
, 43 байт)
Verilog hdl synthesis a practical primer J. Bhaker - 1 неделя после языка AHDL, игрался с ActiveHDL+Q. После чего уже можно было бодро клепать проект.
—
Builder
(27.01.2006 14:41
81.25.47.235
,
пустое
)
Ответ: Делись впечатлениями !
—
(30.01.2006 16:40
194.126.170.250
,
пустое
)
да уж.....1.5 месяца...и что вы делали все эти 1.5 мес? книжки читали?
—
BasicHDL
(27.01.2006 14:21
83.102.149.146
,
пустое
)
1,5 месяца на таймер??? При знании VHDL? Очень странно. По моим прикидкам должна быть неделя-полторы максимум. Так меняется только синтаксис языка.
—
SM
(27.01.2006 13:48
213.141.159.26
,
пустое
)
VERILOG, изучение, стандарт.
—
REXX
(27.01.2006 12:25
210.126.46.122
, 1531 байт)
Ложные срабатывания схемы на помехи
—
blackman
(26.01.2006 22:37
213.130.7.167
, 1739 байт)
Похоже, с землями крупные неприятности. (+)
—
Oldring
(29.01.2006 19:40
83.237.133.156
, 2540 байт)
Ответ: Похоже, с землями крупные неприятности. (+)
—
blackman
(31.01.2006 18:24
62.221.37.154
, 1241 байт)
Был экспериментальный факт. (+)
—
Oldring
(01.02.2006 21:39
83.237.132.223
, 2512 байт)
Ответ:
—
SAZH
(27.01.2006 13:58
212.113.112.201
, 396 байт)
Ответ:
—
blackman
(27.01.2006 16:51
213.130.7.167
, 499 байт)
Балуемся асинхронкой ? зашелки в алтере небось на тригерах по фронту сделанны ? (+)
—
des00
(27.01.2006 12:11
80.89.147.5
, 181 байт)
Ответ: Балуемся асинхронкой ? зашелки в алтере небось на тригерах по фронту сделанны ?
—
blackman
(27.01.2006 16:43
213.130.7.167
, 348 байт)
Ответ:
—
SAZH
(27.01.2006 11:22
212.113.112.201
, 343 байт)
Ответ:
—
blackman
(27.01.2006 16:57
213.130.7.167
, 395 байт)
Ответ:
—
SAZH
(27.01.2006 17:25
212.113.112.201
, 745 байт)
Ответ:
—
blackman
(27.01.2006 20:38
213.130.7.167
, 172 байт)
И помехи разные бывают, и нагрузки на ноги, и источники питания.
—
zlyh
(27.01.2006 10:23
194.186.73.78
,
пустое
)
Можно ли и как сделать интерполятор в ПЛИС с Fs1=32 до Fs2=16000кГц или 16384кГц ?
—
Валерий_П
(25.01.2006 13:19
83.146.75.35
, 134 байт)
На ПЛИС можно сделать всё. CIC фильтры вам помогут.(+)
—
ux
(25.01.2006 13:47
81.19.129.250
, 24 байт,
ссылка
)
Может есть у кого-нибудь описание и расчет CIC-фильтров на русском языке ?
—
Валерий_П
(26.01.2006 07:39
83.146.75.35
,
пустое
)
Что там рассчитывать-то? CIC фильтр идентичен обычному фильтру скользящего среднего. Или их последовательному соединению. Только реализация другая.
—
SM
(26.01.2006 11:54
213.141.159.26
,
пустое
)
Да и для интерполятора что-то не кажется их применение оправданным. Смотрите лучше полифазный КИХ и многостадийную интерполяцию.
—
SM
(26.01.2006 11:55
213.141.159.26
,
пустое
)
А спочему? Единственное что ещё потребуется FIR фильтр предъискажающий, завал CICа компенсирующий.
—
ux
(26.01.2006 12:51
81.19.129.250
,
пустое
)
Так вот именно. А дальше просто рассчет, где больше ресурсов уйдет - FIR+CIC/полифазный-FIR - учитывая, что как сложение, так и умножение со сложением один чёрт один такт.
—
SM
(26.01.2006 13:39
213.141.159.26
,
пустое
)
Ответ: (+)
—
ux
(26.01.2006 14:15
81.19.129.250
, 235 байт)
Спасибо, буду теорию изучать. жаль, что на английском
—
Валерий_П
(25.01.2006 14:05
83.146.75.35
,
пустое
)
Pls! Есть ли способ посмотреть содержание блочной RAM?
—
Vlad242
(24.01.2006 13:36
81.211.17.154
, 223 байт)
Ответ: В тулзах Quartus есть In-System Memory Content Editor. Не то? (-)
—
M_A
(26.01.2006 07:17
80.81.214.110
,
пустое
)
Не подскажете по VHDL?
—
albor
(24.01.2006 11:54
195.131.185.181
, 91 байт)
Ответ: Tebe luchshe Verilogom zanyatsya, bistree podoidet...
—
REXX
(27.01.2006 11:24
210.126.46.122
, 22 байт)
Inequality "/="
—
BasicHDL
(24.01.2006 12:36
83.102.149.146
,
пустое
)
Sorry again, ни у кого не пробегала инфа о катапулт-ц 2005
—
Harbour
(23.01.2006 10:07
195.138.79.66
,
пустое
)
Синтезатор частоты от 80 до 4000кГц с шагом 4 кГц
—
Валерий_П
(23.01.2006 09:34
83.146.75.35
, 216 байт)
Возмите AD9851, отличный аппарат, с умножителем на 6, компаратором, последовательным и параллельным управлением(+)
—
Dmv
(23.01.2006 18:05
217.23.71.210
, 246 байт)
Спасибо, но хотелось бы в ПЛИС реализовать
—
Валерий_П
(25.01.2006 06:14
83.146.75.35
,
пустое
)
Ответ: (+)
—
ux
(23.01.2006 13:02
212.92.191.80
, 999 байт)
Благодарю за подробный ответ. Как раз то, что надо. Пробую...
—
Валерий_П
(25.01.2006 06:13
83.146.75.35
,
пустое
)
Можно и четверть периода синуса.
—
Victor®
(23.01.2006 17:21
195.46.37.133
,
пустое
)
Ага, а ещё(+)
—
ux
(23.01.2006 18:04
212.92.191.80
, 65 байт)
Где можно почитать про CORDIC ? Поиск по конференции ничего не дал.
—
Валерий_П
(25.01.2006 06:49
83.146.75.35
,
пустое
)
Ответ: (+)
—
ux
(25.01.2006 12:52
81.19.129.250
, 129 байт,
ссылка
)
Спасибо, скачал на будущее. Уже сделал DDS. Работает!
—
Валерий_П
(25.01.2006 13:08
83.146.75.35
,
пустое
)
:)
—
ux
(25.01.2006 13:29
81.19.129.250
,
пустое
)
S.T.F.W.
—
Victor®
(23.01.2006 11:38
195.46.37.133
,
пустое
)
Где скачать Xilinx и книжку по VHDL на русском языке?
—
flip-flop
(21.01.2006 16:14
194.84.255.109
,
пустое
)
Ответ: Na russkom doci chitaut tolko lameri.... i lenivie...
—
Elvees(fozzi@zmail.ru)
(27.01.2006 05:31
210.126.46.122
,
пустое
)
Хмммм страннно а фирма Xilinx знает что ее скачать хотят :) город какой ? а ВХДЛ на руском очень немного, но есть
—
des00
(21.01.2006 18:10
80.89.147.5
,
пустое
)
Ответ:
—
flip-flop
(21.01.2006 19:19
194.84.255.109
, 107 байт)
Вам виднее, что лушче, качать 3-4 гига или приехать к мне и нарезать болванку за спасибо :) СМ. мыло ВХДЛ на руском
—
des00
(23.01.2006 10:06
80.89.147.5
,
пустое
)
как synplify взломать?
—
Eliseev
(19.01.2006 18:23
212.45.2.110
, 163 байт)
Digital Design: Principles and Practices, Third Edition by John F. Wakerly. Знаменитый учебик!
—
Evgeny_CD
(18.01.2006 21:42
81.195.4.193
, 510 байт)
Х..ня какая-то, по ссылке не нашёл книну.
—
druzhin
(23.01.2006 16:25
80.92.98.198
,
пустое
)
Большое спасибо !!
—
des00
(19.01.2006 08:54
80.89.147.5
,
пустое
)
Ответ: Спасибо!
—
SAZH
(18.01.2006 23:43
217.15.19.176
,
пустое
)
Вопрос по фазовращателю на -pi/2
—
Mitek
(18.01.2006 18:05
62.76.123.40
, 145 байт)
Если поделить на 2 тактовый сигнал и инверсный ему, то получим два сигнала со сдвигом на pi/2
—
Dmv
(19.01.2006 14:34
217.23.71.210
,
пустое
)
Ответ: а что поделить, частоту или амплитуду?
—
mitek.82
(24.01.2006 17:05
62.76.123.40
,
пустое
)
у меня на входе синусоидальный сигнал
—
mitek.82
(24.01.2006 17:07
62.76.123.40
,
пустое
)
Тогда Вам нужен преобразователь Гильберта.
—
SM
(28.01.2006 01:58
213.141.159.26
,
пустое
)
Подскажите по Verilog'у!!!
—
Super_Electric
(17.01.2006 15:01
81.177.68.91
, 1060 байт)
Блин, глюки. Смотрите хелп в квартусе, там есть для каждой мегафункции прототип на верилоге.
—
SM
(17.01.2006 16:50
213.141.159.26
,
пустое
)
Добавлю см. URL
—
Builder
(17.01.2006 16:58
81.25.47.235
,
пустое
,
ссылка
)
Указатели в ImpulseC, кто применял ? Unexpected type [t:g3] for parameter
—
Harbour
(17.01.2006 10:15
195.138.80.49
, 601 байт)
Отпало, пока вывернулся, новый вопрос (+)
—
Harbour
(17.01.2006 13:23
195.138.80.49
, 83 байт)
кто-нибуть в LDV51 запускал SystemC симулятор? старое оно... с современным gcc не работает
—
yes
(16.01.2006 19:10
87.236.81.130
, 176 байт)
Подскажите, как проще преобразовать из 16-разр. знакового числа в беззнаковое ?
—
Валерий_П
(16.01.2006 16:16
83.146.75.35
,
пустое
)
Получилось! Инвертировал знаковый разряд
—
Валерий_П
(17.01.2006 14:34
83.146.75.35
,
пустое
)
Неудачно задал вопрос
—
Валерий_П
(17.01.2006 09:00
83.146.75.35
, 291 байт)
Ответ:
—
SAZH
(17.01.2006 11:28
212.113.112.201
, 271 байт)
Дайте подумать, хмм нормировка сигнала по уровню 255??
—
des00
(17.01.2006 09:28
80.89.147.5
,
пустое
)
Отбросить знак ? :)) (Какой вопрос такой ответ)
—
des00
(16.01.2006 18:36
80.89.147.5
,
пустое
)
просветите насчет синтезаторов
—
yurkai
(16.01.2006 11:15
195.98.72.61
, 478 байт)
ИМХО для наглядности плис-синтезаторы лучше+
—
id_gene
(16.01.2006 16:47
193.232.173.111
, 203 байт)
Ответ:
—
yurkai
(16.01.2006 16:58
195.98.72.61
, 160 байт)
можно, на уровне: мультиплексоры, триггеры, И-, ИЛИ-, блочная память и прочее
—
id_gene
(16.01.2006 20:49
193.232.173.111
, 4 байт)
посмотрел я недавно design_analyzer 2004года - имхо, не хуже Synplify рисует
—
yes
(16.01.2006 19:02
87.236.81.130
,
пустое
)
Ответ: Leonardo - best for view schematic!
—
REXX
(26.01.2006 09:03
210.126.46.122
,
пустое
)
хотя synplif.asic вполне достойный и наглядный инструмент для вашей задачи
—
id_gene
(16.01.2006 16:52
193.232.173.111
,
пустое
)
вопрос в догонку
—
yurkai
(16.01.2006 17:02
195.98.72.61
, 111 байт)
свой формат .syn. есть транслятор для синопсисовских .lib (не пробовал)
—
id_gene
(16.01.2006 21:09
193.232.173.111
, 223 байт)
Ответ: А я пробывал.Нормально транслирует.И что главное- синтезит!:-).
—
Mad Makc
(16.01.2006 22:28
85.140.98.233
, 109 байт)
К сожалению не нормально... (+)
—
SM
(17.01.2006 14:57
213.141.159.26
, 329 байт)
Ответ:to SM: А можно поподробней с этого места..
—
Mad Makc
(17.01.2006 16:11
62.205.175.210
, 178 байт)
Ответ: (+)
—
SM
(17.01.2006 16:49
213.141.159.26
, 414 байт)
Ответ:То есть,если я правильно понял..
—
Mad Makc
(18.01.2006 00:44
85.140.187.128
, 564 байт)
Ответ: (+)
—
SM
(18.01.2006 12:20
213.141.159.26
, 1006 байт)
Ответ: буду искать. спасибо!
—
yurkai
(16.01.2006 16:58
195.98.72.61
,
пустое
)
Ответ:
—
SAZH
(16.01.2006 14:11
212.113.112.201
, 419 байт)
Ответ: Что-то я девочки не догоняю...
—
Mad Makc
(16.01.2006 12:09
62.205.175.210
, 251 байт)
asic, синплифаю есть альтернатива?
—
yurkai
(16.01.2006 15:18
195.98.72.61
, 468 байт)
Есть синопсис под винду. Версия 2000.05 кажется. А интерфейс стандартный - шелл он и есть шелл.
—
SM
(17.01.2006 14:58
213.141.159.26
,
пустое
)
вопрос под что синтезировать? и пользуемся как, по честному с лицензией?
—
yes
(16.01.2006 12:07
87.236.81.130
, 305 байт)
нет, не по-честному
—
yurkai
(16.01.2006 15:30
195.98.72.61
, 153 байт)
сходите на конкурирующий :) ресурс electronix.ru, там за особые заслуги можно попасть на ftp, где все есть :)
—
yes
(16.01.2006 19:04
87.236.81.130
,
пустое
)
Новое сообщение
|||
Телеконференции
|||
Главная страница