«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
[an error occurred while processing this directive]
Новое сообщение
Регистрация
Телеконференции
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
Телесистемы
Как отключть сообщение об оапсности Active X, когда открываешь html документ ACTIVE HDL?
—
tash
(07.05.2006 10:28
217.23.73.68
, 200 байт)
Где найти кряк для Active HDL 7.1? Помогите пож-та, мыло внутри
—
tash
(05.05.2006 23:13
217.23.73.73
, 4 байт)
Тебе с СП1 или без него?
—
druzhin
(06.05.2006 14:36
80.92.102.210
,
пустое
)
Ответ:Меня тоже очень интересует этот вопрос
—
anton_ko
(14.05.2006 23:58
217.9.87.129
,
пустое
)
И мне, пожалуйста
—
LSO
(13.05.2006 15:45
84.237.0.9
,
пустое
)
можно и мне (с сервис паком)??
—
bpu
(13.05.2006 14:34
62.76.114.21
, 49 байт)
Умные добрые люди помогите найти кряк для Active HDL 7.1
—
tash
(05.05.2006 23:06
217.23.73.73
, 88 байт)
подскажите, пожалуйста, кто-нибудь реализовывал элемент bscan на синплифае.
—
lya-lya
(03.05.2006 19:31
82.179.191.127
, 225 байт)
Ответ: так заработало
—
lya-lya
(03.05.2006 20:08
82.179.191.127
, 367 байт)
Неопределенность на выходе синхронной RAM при симуляции в ModelSim
—
DenisII
(02.05.2006 10:34
82.179.191.127
, 684 байт)
Помогите
—
mishapost
(01.05.2006 12:28
82.209.204.42
, 66 байт)
По ссылке
—
Sat
(02.05.2006 10:17
82.138.51.144
,
пустое
,
ссылка
)
Студент? Или просто конфа мельчает... AHDL - генерите счётчик мегавизардом, ставите компаратор на 37 - результат заводите на синхронный сброс. Что проще? По ссылке читали?
—
iBuilder
(01.05.2006 16:17
81.25.33.33
,
пустое
,
ссылка
)
Ответ:
—
mishapost
(01.05.2006 18:26
82.209.207.23
, 60 байт)
Ответ: Реально- это как? Готовый курсовой прислать с введением и заключением?
—
Mad Makc
(02.05.2006 12:02
62.205.175.210
,
пустое
)
Реально - это деньгами... Училища были реальные, так там купцов делу учили.
—
iosifk.
(03.05.2006 09:44
62.16.102.166
,
пустое
)
Люди добрые. Помогите. Киньте пожалуста таблетку на Quartus 4.0. Мэйл внутри
—
art
(27.04.2006 10:52
194.93.161.70
, 12 байт)
а правда, что в DC умножитель 8х16 сильно отличается от умножителя 16х8 ? или я не умею их готовить?
—
yes
(26.04.2006 19:03
87.236.81.130
, 327 байт)
Это факт, у ксалинкса на эту тему статейка была, почитайте её (url)
—
Builder
(27.04.2006 11:00
81.25.47.235
,
пустое
,
ссылка
)
спасибо! но про Design Compiler вопрос остался - может как-то можно его заставить переставлять множители?
—
yes
(27.04.2006 14:01
87.236.81.130
,
пустое
)
Это все зависит от реализации умножителя - в дизайнваре их (+)
—
SM
(27.04.2006 16:30
195.225.131.186
, 410 байт)
Только потом не удивляйтесь варнингу про "significant performance degradation" после установки synlib_sequential_module в multiple_implementation_choices. И реально синтезит заметно тормознее потом.
—
SM
(27.04.2006 16:34
195.225.131.186
,
пустое
)
И еще - почитайте юзер гад по dw ip building blocks - по ручному тюнингу. Всякие там /* synopsys resource */, map_to_module, и т.д. И еще главу "Using DC Ultra datapath optimization" в dcug... Может пригодиться.
—
SM
(27.04.2006 16:41
195.225.131.186
,
пустое
)
Вот, сам попробовал (+)
—
SM
(27.04.2006 16:51
195.225.131.186
, 162 байт)
О как интересно... А переписывание (+)
—
SM
(27.04.2006 17:14
195.225.131.186
, 168 байт)
спасибо. ну это понятно, что sold читать и читать :). а Вы формалити не пользуете? интересно бы скрипт
—
yes
(27.04.2006 18:19
87.236.81.130
, 45 байт)
Ответ: (+)
—
SM
(27.04.2006 18:31
195.225.131.186
, 893 байт)
подразумевается разрядность операндов
—
yes
(26.04.2006 19:03
87.236.81.130
,
пустое
)
Нет ли у кого желания поделится в Киеве Quartus не ниже 5.1 + SP2?(-)
—
misyachniy
(26.04.2006 18:26
213.186.204.170
,
пустое
)
Звони на работу 3 или 4 от обеда и до забора. Забор где-то около 18:30
—
ReAl
(02.05.2006 21:06
82.207.27.120
,
пустое
)
в новых стандартах верилога можно как-нибудь переменные "рэнжи" использовать? хочется не просто ехать, но с шашечками
—
yes
(26.04.2006 12:53
87.236.81.130
, 377 байт)
Cтавь Synplify 8.5.1, читай из него reference. Всё можно.
—
druzhin
(04.05.2006 14:28
80.92.102.210
,
пустое
)
Товарисчь druzhin утверждает, что
—
cdg
(26.04.2006 13:56
80.68.3.242
, 135 байт,
ссылка
)
конструкции в цитируемом посте я вообще не понял, но symplify 8.1
—
yes
(26.04.2006 14:21
87.236.81.130
, 1022 байт)
ну вот еще второй вариант - какой понятнее? этот рисует более красивую картинку (RTL view), но программистам текст кажется непонятным..
—
yes
(26.04.2006 14:34
87.236.81.130
, 482 байт)
(+)
—
cdg
(26.04.2006 16:15
80.68.3.242
, 142 байт)
Ответ:
—
RobFGA
(26.04.2006 17:50
80.249.229.186
, 551 байт)
чего-то <pre> не прет нифига - весь текст покоцался... если надо я могу html сгенерить, но мне посмотреть интереснее
—
yes
(26.04.2006 19:09
87.236.81.130
, 1128 байт)
ответ
—
RobFGA
(26.04.2006 19:15
80.249.229.186
, 473 байт)
TNX!
—
yes
(26.04.2006 20:16
87.236.81.130
,
пустое
)
всеравно съело птички < <, ну тогда не надо
—
yes
(26.04.2006 19:11
87.236.81.130
,
пустое
)
Товарисчь druzhin утверждает, что
—
(26.04.2006 13:56
80.68.3.242
, 135 байт,
ссылка
)
Временные и топологические ограничения ГРАНИЧНЫЕ ЧАСТОТЫ проекта
—
Geremy
(25.04.2006 17:46
83.149.51.2
, 660 байт)
даже посоветовать что либо сложно, код, RTL viewer, chip editor + Plain Ahead (Xilinx) + голову и машину помощнее и в атаку. Хотя (+)
—
des00
(25.04.2006 19:04
80.89.147.5
, 44 байт)
Ответ: да FPGA впрочем не из дешёвых да и суть вопроса не в стоимости....
—
Geremy
(26.04.2006 05:13
83.149.51.2
,
пустое
)
Ответ: Огласите суть вопроса. :)
—
Artem-1.6E-19
(26.04.2006 07:41
222.101.201.101
,
пустое
)
Ответ: Суть вопроса в учете UCF ...
—
Geremy
(26.04.2006 11:10
83.149.51.1
, 465 байт)
Ответ: Берете ФПГА, за 8, нет, лучше за 20 килобаксов. И все паралелите.
—
Artem-1.6E-19
(25.04.2006 18:17
222.101.201.101
,
пустое
)
Ответ: FPGA впрочем не из дешевых... и вопрос не в этом...
—
Geremy
(26.04.2006 05:12
83.149.51.2
, 59 байт)
Ответ: За деньги можно все, что попадает в физические ограничения.
—
Artem-1.6E-19
(26.04.2006 07:22
222.101.201.101
,
пустое
)
Кто знает что-нибудь о создателях языка CUPL???
—
trofim
(22.04.2006 02:28
212.109.210.136
, 87 байт)
Вроде Personal CAD Systems это. После чего в 1987-ом оно было скуплено фирмой "Logical Devices".
—
SM
(25.04.2006 13:11
195.225.131.186
,
пустое
)
ram на synplify 8.5
—
vitaliy
(21.04.2006 09:09
82.179.191.127
, 1181 байт)
Ответ:
—
SAZH
(21.04.2006 11:57
212.113.112.201
, 600 байт)
Ответ:
—
vitaliy
(21.04.2006 12:59
82.179.191.127
, 781 байт)
Вендор какой: ксилинкс или альтера или ещё чего? Кроме тебя, раздолбая, тут других телепатов нет. Для ксилинкса надо сгенерировать память coregenerator'ом с инициализацией coe-файлом. Для coe-файлов в coregen'е есть специальный редактор. Так можно даже пзу-шки делать. Что, влом почитать даташит на coregen'овскую blockmemory?
—
druzhin
(21.04.2006 16:30
80.92.98.198
,
пустое
)
Ответ: xilinx. в спартане нет блочной памяти. переделываю старый проект с foundation на verilog, хотел чтобы никаких загадочных файлов ngc от logiblox не было, чтобы по двадцать восемь симуляционных файлов не перекладывать туда-сюда. хотел чтобы весь проект на верилоге был. все уперлось в эту память. ром синплифай делал на "ура" и через case и через initial из файла
—
vitaliy
(21.04.2006 18:01
82.179.191.127
, 327 байт)
Щас первый спартан ОЧЕНЬ дорого стоит, потому что его сняли с производства. Почему симплифай не делает через case и initial??? Всё должно быть нормально.
—
druzhin
(21.04.2006 18:21
80.92.98.198
,
пустое
)
Спасибо.
—
SAZH
(21.04.2006 13:39
212.113.112.201
,
пустое
)
Ответ: не поймите неправильно. лечить типами памяти я не собирался. просто рассказал все что думал.
—
vitaliy
(21.04.2006 15:33
82.179.191.127
,
пустое
)
Ответ:
—
SAZH
(21.04.2006 17:56
212.113.112.201
, 309 байт)
книги по verilog
—
ux
(20.04.2006 17:44
81.19.129.250
, 293 байт,
ссылка
)
Спасибо!
—
Fat Robot
(24.04.2006 13:17
62.105.138.5
,
пустое
)
Как бинарный файл прочитать в VHDL?
—
tims
(20.04.2006 10:07
213.190.225.62
,
пустое
)
БПФ(FFT)
—
Gibson
(19.04.2006 08:49
195.112.227.234
, 217 байт)
Ответ: никакой не бред.неделя на изучение документации на CoreGen-овское ядро- у вас всё заработает.
—
Mad Makc
(19.04.2006 11:37
62.205.175.210
,
пустое
)
Ответ: На самом деле FFT то получается, но не с такими параметрами которые заданы в документации
—
Gibson
(20.04.2006 04:28
195.112.227.234
, 280 байт)
Ответ: Нет :-).Я просто наблюдал,как один товарищ с неделю заводил это несчастное БПФ.И в итоге завёл.
—
Mad Makc
(20.04.2006 12:31
62.205.175.210
,
пустое
)
Ответ: Ок, раз завёл кто-то, заведу и я :-)))
—
Gibson
(21.04.2006 04:17
195.112.227.234
,
пустое
)
Ответ:
—
Gibson
(21.04.2006 04:14
195.112.227.234
,
пустое
)
Quartus
—
RusRus
(18.04.2006 16:37
212.111.203.62
, 108 байт)
Есть только 5.0 и 5.1
—
gladov
(25.04.2006 16:21
85.232.96.17
,
пустое
)
Ответ: Гм....
—
RusRus
(18.04.2006 16:38
212.111.203.62
,
пустое
)
Вопрос по быстрым счетчикам.
—
kot
(18.04.2006 08:40
213.87.47.8
, 2746 байт)
А, собственно, в чем проблема? (+)
—
SM
(18.04.2006 15:03
195.225.131.186
, 221 байт)
И намного получалось быстрее чем стандартный счётчик из библиотеки? Под что синтезировали?
—
iBuilder
(18.04.2006 11:21
81.25.47.235
,
пустое
)
Ответ: Actel APA, примерно на 30% быстрее.
—
kot
(18.04.2006 13:31
213.87.47.8
,
пустое
)
Ответ: а откуда такие данные?После синтеза, после разводки, или в железе проверяли?
—
Mad Makc
(18.04.2006 15:00
62.205.175.210
,
пустое
)
Ответ: после синтеза
—
kot
(18.04.2006 15:17
213.87.47.8
,
пустое
)
Ответ:Ха.синтезатор и не такое написать сможет.Вы бы времянку после разводки посмотрели бы..
—
Mad Makc
(19.04.2006 20:18
85.141.182.217
,
пустое
)
Точно-точно... когда я работал с APA150 (года 4 назад) на 16-битный синхронный счётчик Леонардо-спектрум мне написал чт-то типа 500 МГц. В разводке едва до сотни дотянул (и то неоправданной ценой). После чего доверия к Леонардо-сп. поубавилось.
—
Зок Мёдов
(20.04.2006 16:52
212.34.54.6
,
пустое
)
Ответ: после синтеза
—
kot
(18.04.2006 15:17
213.87.47.8
,
пустое
)
Здравствуйте, уважаемые! Вопрос к знатокам FPGA ADVANTAGE.
—
kot
(18.04.2006 08:36
213.87.47.8
, 245 байт)
Ответ:
—
kisa
(25.04.2006 18:58
212.176.251.250
, 558 байт)
Ответ: Да, все верно поняли. Спасибо.
—
kot
(26.04.2006 09:13
213.87.47.8
,
пустое
)
Нужна последняя версия ISE 8.1. Кто-нибудь поможет достать?
—
Pavel-99
(17.04.2006 11:10
83.237.23.108
, 176 байт)
Вопрос снова актуален. Обещавший человек вроде как не смог. Может ли кто-нибудь выручить срочно ? (пиво за мой счет)
—
Pavel-99
(25.04.2006 14:35
85.140.93.4
,
пустое
)
ну 6.3 с сервис паком должна держать виртекс 4 (не все модели правда), а 8.1 если в томске то за пиво залью на вашу болванку.
—
des00
(17.04.2006 12:12
80.89.147.5
,
пустое
)
Спасибо, но нужно в Москве.
—
Pavel-99
(17.04.2006 13:20
83.237.23.108
,
пустое
)
Ну я в Москве. У меня есть 8.1, могу записать на ДВД. Может ещё чего надо? Ты спрашивай, не стесняйся, пиво же твоё будет.
—
druzhin
(17.04.2006 13:43
80.92.98.198
,
пустое
)
Ответ: меня тоже интересует. отправил по почте
—
Инженер Гарин
(06.05.2006 12:33
195.5.11.137
,
пустое
)
Отлично. Пиво без проблем. Напиши мне на email чтобы пересечься.
—
Pavel-99
(17.04.2006 17:17
83.237.23.108
,
пустое
)
Проблема!
—
(14.04.2006 13:57
81.17.128.98
, 637 байт)
Ответ:
—
SAZH
(14.04.2006 16:07
212.113.112.201
, 768 байт)
Ответ:
—
(14.04.2006 17:42
81.17.128.98
, 149 байт)
Ответ:
—
SAZH
(14.04.2006 22:29
217.15.19.228
, 214 байт)
Школа 5 клас, урок английского языка
—
des00
(14.04.2006 14:35
80.89.147.5
, 414 байт)
Пусть он сначала на русском без ошибок писАть научится. И только потом будет сопли в конфу пускать!
—
druzhin
(17.04.2006 13:45
80.92.98.198
,
пустое
)
Ответ:
—
(14.04.2006 17:51
81.17.128.98
, 194 байт)
"как в ручную прописовать их ИСПОЛЬЗОВАНИЕ?" использовать пины в своей логике
—
des00
(15.04.2006 11:02
80.89.147.5
,
пустое
)
Ответ:
—
(17.04.2006 09:23
81.17.128.98
, 195 байт)
Это делаеться в коде ручами или в схематике с помошью проводника котороый тянет сигнал со входного пина до логики/тригера по вкусу
—
des00
(17.04.2006 12:09
80.89.147.5
,
пустое
)
А по подробнее?
—
(17.04.2006 15:50
81.17.128.98
,
пустое
)
Нехочу никого обитеть, но сэр вы ТУПОЙ или просто читать ответы и думать не умеете ?
—
des00
(17.04.2006 20:02
80.89.147.5
,
пустое
)
обидеть ест-но
—
des00
(17.04.2006 20:02
80.89.147.5
,
пустое
)
А не найдется ли у кого Douglas Smith, HDL Chip Design? Мож подскажете откуда выкачать или замылит кто?
—
gladov
(13.04.2006 22:02
85.113.148.218
,
пустое
)
Вопрос снят - книгу нашел
—
gladov
(14.04.2006 10:23
85.232.98.118
,
пустое
)
Извините за глупые вопросы (+)
—
gladov
(13.04.2006 10:28
85.232.98.118
, 1191 байт)
Ответ: ответ
—
myltonyy
(18.04.2006 12:38
213.171.46.39
, 376 байт)
Спасибо всем. В голове кое-что прояснилось :)
—
gladov
(13.04.2006 22:03
85.113.148.218
,
пустое
)
std_ulogic
—
Oldring
(13.04.2006 14:25
62.213.72.103
, 911 байт)
где вы располжены ? если в томске то могу дать несколько книг, с примерам описаний на ВХДЛ (есть руский), иначе только мылом.
—
des00
(13.04.2006 11:48
80.89.147.5
,
пустое
)
Я в Воронеже... Если есть что намылить полезное буду благодарен
—
gladov
(13.04.2006 12:21
85.232.98.118
,
пустое
)
HDL Chip design весит 9 метров, а в совокупности книги для прочтения "обязательно" метров 50.
—
des00
(14.04.2006 08:24
80.89.147.5
, 42 байт)
std_ulogic как я его вижу +
—
id_gene
(13.04.2006 11:42
193.232.173.182
, 327 байт)
Ответ:
—
zlyh
(13.04.2006 10:55
194.186.73.110
, 364 байт)
И опять про списки чувствительности и wait'ы
—
gladov
(13.04.2006 12:34
85.232.98.118
, 209 байт)
Хороший стиль описывать в списке чувствительности все входные сигналы для процесса. И исходя из этого строить логику работы процесса.
—
samurai
(13.04.2006 13:54
212.5.87.200
,
пустое
)
VHDL, Проблема с multiple driving в процессах.
—
fire-ash
(10.04.2006 18:06
130.88.154.158
, 1153 байт)
попробуйте пошагово пройти моделирование, посмотрите, в каком порядке у вас присваиваются значения (кнопка step)
—
id_gene
(10.04.2006 20:06
193.232.173.182
,
пустое
)
Ответ: Спасибо, проблема решена.
—
fire-ash
(10.04.2006 20:46
130.88.154.158
, 176 байт)
Как я помню операции умножения нельзя делать при описании конечного автомата или я ошибаюсь? Если можно то как-то извращенно может кто подскажет извращенный способ? Выучил я язык ahdl теперь думаю зачем :)
—
evgenulya
(09.04.2006 23:43
65.110.40.49
,
пустое
)
Арифметику, включая и умножение, можно применять в любом выражении, в т.ч. и внутри описания автомата. И в AHDL тоже.
—
SM
(09.04.2006 23:53
213.141.159.26
,
пустое
)
Правда я извращенных способов что-то не знаю... Так что ничего не посоветую ;)
—
SM
(09.04.2006 23:54
213.141.159.26
,
пустое
)
Ответ:
—
evgenulya
(10.04.2006 00:31
65.110.40.49
, 75 байт)
Прочитал умную книжку по верилогу, возник вопрос по поводу поведенческого (behavioral) моделирования и способов определения FSM+D
—
Al Volovich
(07.04.2006 09:52
212.57.161.164
, 557 байт)
Ответ: есть третий способ :)
—
IgorK
(08.04.2006 00:17
195.131.84.202
, 90 байт,
ссылка
)
так как написано поймет, имхо, только behavioral compiler от синопсиса - а все остальное понимает так называемые RTL описания (то есть так, как написал cdg)
—
yes
(07.04.2006 20:29
87.236.81.130
, 190 байт)
Попробовал - synplify это умеет делать. И на этом простом примере неплохо получается...
—
Al Volovich
(10.04.2006 07:58
212.57.161.164
, 38 байт)
У меня синплифи 8.5 на wait заругался.
—
druzhin
(10.04.2006 17:21
80.92.98.198
,
пустое
)
Ответ: Посмотрите еще статьи на этом сайте
—
Gate
(07.04.2006 13:45
88.201.128.67
,
пустое
,
ссылка
)
Спасибо, много интересного
—
Al Volovich
(10.04.2006 08:00
212.57.161.164
,
пустое
)
Вот вам поведенческая синтезируемая FSM(+)
—
cdg
(07.04.2006 13:03
80.68.3.242
, 780 байт)
фильтр 3х3 на ПЛИС(+)
—
plus
(05.04.2006 12:27
82.140.86.135
, 1749 байт)
3 считывания на пиксель вполне достаточно
—
KPAH
(06.04.2006 18:23
213.85.191.229
, 282 байт)
Active HDL 7.1 и Synplify pro 8.4
—
Zim
(05.04.2006 09:14
83.218.241.10
, 240 байт)
хмм хелп почитать и зайдти в папку synthesis tools -> options -> и галку батч моде поставить ? а в симплиае ручками запретить в настройках ?
—
des00
(05.04.2006 09:47
80.89.147.5
,
пустое
)
Ответ:
—
(05.04.2006 12:35
193.124.54.52
, 194 байт)
Надо нормальный кряк применять, а не SynLM. Надо чтобы в лицензии было прописано "batch". Правильный кряк есть на стр. 260 плисовой конфы, но вам поискать лениво, проще сраный SynLM поставить и трахатся с ним потом. Вам надо мозгов побольше, а лени поменьше.
—
druzhin
(05.04.2006 17:09
80.92.98.198
,
пустое
)
как написать тестбенч для умножителя?
—
vitaliy
(04.04.2006 09:58
82.179.191.126
, 182 байт)
С помощью ToggleCoverege
—
-=Sergei=-
(04.04.2006 10:11
62.5.236.242
, 228 байт)
Ответ: разобрался с toggle coverage, спасибо. но вопрос немного в другом....
—
vitaliy
(04.04.2006 18:45
82.179.191.126
, 387 байт)
может просто умножить 0xFF..FF на 0xFF..FF ?
—
KPAH
(06.04.2006 18:25
213.85.191.229
,
пустое
)
Токо интелектом разработчика (+)
—
-=Sergei=-
(04.04.2006 19:31
62.5.236.242
, 165 байт)
Ответ: какая прога умеет делать toggle coverage кроме активхдл...
—
vitaliy
(05.04.2006 12:09
82.179.191.126
, 578 байт)
(+)
—
-=Sergei=-
(05.04.2006 15:54
62.5.236.242
, 626 байт)
вот полная строка (+)
—
-=Sergei=-
(05.04.2006 15:56
62.5.236.242
, 115 байт)
Народ помогите разобраться с фазовращателем(phase shift)
—
Kanzler
(03.04.2006 14:19
81.91.36.4
, 328 байт)
С каким шагом ?
—
-=Sergei=-
(04.04.2006 10:12
62.5.236.242
,
пустое
)
С шагом 1-5 градусов
—
Kanzler
(04.04.2006 12:45
81.91.36.4
,
пустое
)
180 триггеров, тактируемые входной частотой умноженной на 180.
—
-=Sergei=-
(04.04.2006 19:33
62.5.236.242
, 88 байт)
Ответ:
—
-=Sergei=-
(04.04.2006 19:33
62.5.236.242
, 31 байт)
Люди,помогите освоить язык VHDL,два вопроса.
—
create
(03.04.2006 00:01
195.39.210.225
, 310 байт)
Делать вам нехера, как только вхдл учить. Лучше займитесь онанизмом, для здоровья больше пользы будет. Верилог учить надо!
—
druzhin
(04.04.2006 13:02
80.92.98.198
,
пустое
)
Превед, кросавчег! Кадаж ты успокоисся? Смари, а то поздно будет --- нервные клетки не восстанавливаются. А у фанатиков они гибнут миллиардами.
—
andrew_b
(04.04.2006 14:40
80.82.63.185
,
пустое
)
Спасибо за ссылки!А по первому вопросу пока не понял...
—
create
(03.04.2006 12:35
217.199.225.30
,
пустое
)
Что непонятно-то? Нужно самому написать разрешающую функцию.
—
Stewart Little
(03.04.2006 15:05
82.140.81.2
,
пустое
)
Это смотря что чел собрался делать с этой шиной. Если синтезировать - совет вредный.
—
Oldring
(05.04.2006 21:17
62.213.72.103
,
пустое
)
Он там про сигнал говорил, а не про шину...
—
Stewart Little
(07.04.2006 11:29
82.140.81.2
,
пустое
)
Так синтезировать я хотел...
—
create
(05.04.2006 23:12
195.39.210.225
, 70 байт)
Вот и не понятно как написать.Пару дней как сел изучать язык...
—
create
(04.04.2006 10:20
217.199.225.30
,
пустое
)
1. Так и надо в один процесс объединить.
—
zlyh
(03.04.2006 12:04
194.186.73.110
,
пустое
)
А если процессы работают по разным клокам,тогда как?
—
create
(03.04.2006 12:33
217.199.225.30
,
пустое
)
Ответ:
—
zlyh
(03.04.2006 16:40
194.186.73.110
, 545 байт)
Спасибо за ссылки!
—
create
(04.04.2006 11:36
217.199.225.30
,
пустое
)
А если в ПЛИС нет триггеров, работающих по двум клокам, тогда как?
—
andrew_b
(03.04.2006 13:03
80.82.63.185
,
пустое
)
Так (+)
—
druzhin
(04.04.2006 15:10
80.92.98.198
, 501 байт)
Мне все-таки интересно, как такая конструкция с двумя фронтами должна лечь в одноклоковые ячейки?
—
Oldring
(05.04.2006 00:59
83.237.133.115
,
пустое
)
Ещё как ложится. Впервые это было сделано паяльником на 1561ТМ2.
—
druzhin
(05.04.2006 14:39
80.92.98.198
,
пустое
)
Ну и как же? Соединив все ноги в случайном порядке?
—
Oldring
(05.04.2006 17:25
62.213.72.103
,
пустое
)
Бля, ну возьми отсинтезируй чем-нибудь и посмотри RTL schematic, если тупой такой.
—
druzhin
(05.04.2006 19:09
80.92.98.198
,
пустое
)
Во-первых, не хами, я тоже этим заниматься умею.
—
Oldring
(05.04.2006 21:10
62.213.72.103
, 227 байт)
ИМХО очень просто, це же обыный двухклоковый тригер :) (+)
—
des00
(05.04.2006 09:49
80.89.147.5
, 62 байт)
Понял,сделал,всё работает,спасибо.
—
create
(03.04.2006 17:13
217.199.225.30
,
пустое
)
Ответ:
—
Stewart Little
(03.04.2006 11:15
82.140.81.2
, 112 байт,
ссылка
)
Ответ:
—
des00
(03.04.2006 09:41
80.89.147.5
,
пустое
,
ссылка
)
synplify 8.4 license crack
—
Zim
(01.04.2006 20:12
83.218.241.10
,
пустое
)
Смотри конфу по ПЛИСам 260 стр.
—
druzhin
(03.04.2006 13:09
80.92.98.198
,
пустое
)
Интересует "Transaction-based verification methodology". Посоветуйте, что почитать, желательно в электронном виде...
—
Victor®
(31.03.2006 12:45
212.67.84.249
,
пустое
)
Попробуйте спросить на verificationguild.com
—
Gate
(01.04.2006 12:24
88.201.128.67
, 350 байт)
Спасибо за ссылки. Вроде не перепутал, но не уверен... с правильностью формулировки :-)
—
Victor®
(01.04.2006 15:12
212.67.84.249
,
пустое
)
Спасибо за ссылки. Вроде не перепутал
—
Victor®
(01.04.2006 15:11
212.67.84.249
,
пустое
)
как справиться с pullup в актив хдл??
—
vitaliy
(31.03.2006 11:43
82.179.191.126
, 625 байт)
заработало. сделал так:
—
vitaliy
(31.03.2006 12:04
82.179.191.126
, 137 байт)
Вакансия design engineer в Санкт-Петербурге
—
Olga
(30.03.2006 16:06
194.186.122.234
, 787 байт)
Ищу лекарство для ModelSim PE/SE 6.1b
—
stv
(30.03.2006 14:33
62.76.192.3
,
пустое
)
"C" есть на Электрониксе
—
Victor®
(30.03.2006 18:27
212.67.84.249
,
пустое
)
Моделирование VHDL файлов в OrCad 10.3
—
parashutist
(30.03.2006 12:05
212.0.193.45
, 63 байт)
возможно nc-vhdl нужон?
—
BasicHDL
(30.03.2006 16:06
83.102.149.146
,
пустое
)
Ответ: A там, вроде, этого уже и нет. Это было в старых версиях....
—
Apast
(30.03.2006 16:02
80.66.68.158
, 111 байт)
Ответ:
—
parashutist
(31.03.2006 11:43
212.0.194.167
, 111 байт)
Требуется помощь
—
Serge
(29.03.2006 23:00
84.204.113.103
, 217 байт)
Новое сообщение
|||
Телеконференции
|||
Главная страница