[an error occurred while processing this directive]
|
Конструкция из двух триггеров, имитирующая двухклоковый триггер
С1, С2 - два клока. D1, D2 и Е1, Е2 - данные и енаблы, соответствующие соответственным клокам. Q - выход.
module DualClockFF
(
input C1, C2, D1, D2, E1, E2,
output reg Q
);
reg Q2 ;
initial begin Q = 0 ; Q2 = 0 ; end
always @ (posedge C1 or posedge Q2) if (Q2) Q <= 0 ; else if (E1) Q <= D1 ;
always @ (posedge C2 or negedge Q) if (~Q) Q2 <= 0 ; else if (E2) Q2 <= ~D2 ;
endmodule
E-mail: info@telesys.ru