Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
о фирме
продукция
электроника
обратная связь
Языки описания аппаратуры (VHDL и др.)
Страницы:
Текущая
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
Новое сообщение
Регистрация
——> Выберите конференцию
Микроконтроллеры <03.01.2024 22:59>
Программируемые логические схемы <03.01.2017 20:54>
Языки описания аппаратуры (VHDL и др.) <23.12.2018 20:16>
Цифровые сигнальные процессоры (DSP) <31.08.2023 09:00>
Аналоговая схемотехника <16.06.2022 18:58>
Голосования <08.12.2022 22:35>
RadioNews
Проекты
Ссылки
DVB-S на VHDL
-
pavel44187
(19.05.2009, 11:40:43
91.207.42.6
, 127 байт)
Ответ на Ваш вопрос - "наверняка".
-
Oldring
(19.05.2009, 15:07:16
91.77.57.129
,
пустое
)
Посоветуйте инструментарий для описание конеченого автомата на основе памяти ПЛИС
-
Sandwich
(10.05.2009, 10:53:50
79.111.11.32
, 918 байт)
У Альтеры есть простой секвенсер... А я делаю софт процессоры для таких случаев..
-
iosifk.
(22.05.2009, 10:56:52
83.68.39.153
,
пустое
)
Можно попробовать ActiveHDL в (виде блок схемы) .asf?
-
++
(20.05.2009, 11:03:28
10.0.1.115,212.45.31.226
,
пустое
)
Так это-ж обычный автомат будет, а не тот, который хотят...
-
Builder
(22.05.2009, 01:39:54
91.187.24.122
,
пустое
)
Попробовал, работает
-
V61
(22.05.2009, 12:30:23
10.18.48.13,77.47.192.42
, 201 байт)
"FSM style" -- это опции какого внешнего синтезатора?
-
Sandwich
(25.05.2009, 15:30:52
192.168.12.6,195.91.155.90
, 301 байт)
ISE
-
V61
(26.05.2009, 13:13:14
10.18.48.13,77.47.192.42
, 189 байт)
В ISE есть опция "FSM style". Но никогда не пробівал, попробуйте.
-
V61
(12.05.2009, 10:15:22
10.18.48.13,77.47.192.42
,
пустое
)
Сам как-то пробовал искать по микропрограмным автоматам
-
Builder
(11.05.2009, 18:33:17
192.168.9.138,81.25.47.235
, 438 байт)
Des00 писал на Питоне генератор автомата.
-
iosifk.
(22.05.2009, 10:57:46
83.68.39.153
,
пустое
)
Коллеги, кто подскажет, как в Верилоге создать LVDS пару ног! На (* chip_pin = "200" *) input start(n), компилятор плюется... А как иначе непонятно...!
-
VitalSPB
(02.05.2009, 02:57:35
89.223.24.129
,
пустое
)
Ответ:Спасибо всем кто откликнулся...
-
VitalSPB
(01.09.2009, 22:54:57
89.223.24.129
, 286 байт)
Ответ: Используя примитивы. Вам для альтеры или для ксалинкса?
-
axalay
(14.05.2009, 14:32:27
192.168.250.197,213.243.100.84
,
пустое
)
Ответ: Используй как обычный вход и назнячь на (минусовую или плюсовую непо...{+}
-
Rutel
(06.05.2009, 19:08:13
80.64.175.1
, 240 байт)
Забыл добавить: кристалл Cyclone! Прямое указание пары, как в Stratix'e не стреляет.
-
VitalSPB
(02.05.2009, 03:21:58
89.223.24.129
,
пустое
)
Ответ:
-
axalay
(14.05.2009, 16:52:37
192.168.250.197,213.243.100.84
, 213 байт)
Коллеги, помогите с преобразованием частоты из 80МГц в 160МГц на VHDL со скважностью 50% в КВАРТУС 8.1 на МАХ II...?
-
Cepый
(29.04.2009, 18:54:27
95.221.207.60
,
пустое
)
Посмотрите по ссылке, п 4. Double the Clock Frequency
-
Builder
(05.05.2009, 23:14:30
81.25.39.166
,
пустое
,
ссылка
)
Ответ: на частоте 150 МГц получается делитель. Мне нада 150 преобразовать в 300? Схема отличная, но на высокой частоте не работает она.
-
Cepый
(07.05.2009, 17:54:7
95.221.166.46
,
пустое
)
На какой микрухе? Скорее всего уже скорости работы не хватает, на 300
-
Builder
(09.05.2009, 19:01:19
81.25.38.218
, 204 байт)
Ответ: Вот это дело! Благодарен Вам. Спасибо.
-
Cepый
(06.05.2009, 17:50:12
95.221.162.118
,
пустое
)
Преобразование частоты из 80 МГц в 1 Гц на VHDL в Quartus 8.1.
-
Cepый
(28.04.2009, 18:35:33
95.221.191.150
, 376 байт)
А что моделировать?
-
V61
(29.04.2009, 11:08:29
10.18.48.13,77.47.192.42
, 94 байт)
Ответ: Вставляешь DLL (PLL), и всег делов Что это за библиотеки? Код на VHDL по преобразованию частоты со скважностью 50% надо промоделировать в секундах? Реально-ли это?
-
Cepый
(29.04.2009, 14:57:46
95.221.192.48
,
пустое
)
я немного не дочитал и подумал что нужен 1 ГГц.
-
V61
(29.04.2009, 15:21:26
10.18.48.13,77.47.192.42
, 99 байт)
Ответ: Если можно прислать программу, то пришлите по почте прошу пожалуйста... S_wzw@list.ru
-
Cepый
(29.04.2009, 18:49:51
95.221.207.60
,
пустое
)
Ответ: Хорошо. Как поделить на 80000000 со скважностью 50%?
-
Cepый
(29.04.2009, 18:46:51
95.221.207.60
,
пустое
)
Да просто
-
V61
(29.04.2009, 19:02:3
10.18.48.13,77.47.192.42
, 378 байт)
Ответ: Помоему вот это, я слабовато разбираюсь, компилироваться будет неизвестно сколько по времени и в конце концов САПР даст ошибку... Помогите. Очень надо.
-
Cepый
(29.04.2009, 21:16:19
95.221.182.105
,
пустое
)
Ответ: Я извиняюсь, а начало пришлите пошлите пожалуйста с описанием clk,rst,cnti,clkd? rst тут зачем? Что это за сигнал..? cnti <= (others => '0') для чего? плоховато разбираюсь ещё. Помогите...
-
Cepый
(29.04.2009, 20:39:37
95.221.153.205
,
пустое
)
ладно, но я не совсем понимаю что Вы хотите
-
V61
(30.04.2009, 14:23:56
10.18.48.13,77.47.192.42
, 862 байт)
Ответ: Спасибо, но даже такая "сложная" программа не компилируется...
-
Cepый
(05.05.2009, 19:06:18
95.221.195.153
,
пустое
)
может не в программе дело?
-
V61
(07.05.2009, 14:48:36
195.74.67.3
, 57 байт)
Ответ: clk_d <= not clk_d и clk_d <= '0'; --- полная ерунда. Где ж взять ресет? Его ж нада брать откуда-т..
-
Cepый
(07.05.2009, 17:52:4
95.221.166.46
,
пустое
)
Декодер Витерби на VHDL
-
Laya
(22.04.2009, 10:48:31
62.182.64.51
, 179 байт)
Ответ: декодер витерби
-
nuv
(06.11.2009, 17:32:5
213.167.200.180
, 154 байт)
Преобразование частоты на VHDL из 80 MHz в 1 MHz в семействе MAXII
-
Cepый
(20.04.2009, 20:38:0
95.221.165.6
, 188 байт)
Ответ: Здравствуйте, не допонял. А что сразу на 80 нельзя разделить?
-
Cepый
(21.04.2009, 20:18:54
95.221.175.91
, 192 байт)
Ответ: не компилируется это. моделирую в квартусе 8.1. желателен 1 вход(80 МГц) и 2 (1МГц, 100 кГц) выхода.
-
Cepый
(21.04.2009, 20:23:56
95.221.175.91
,
пустое
)
Ответ:
-
++
(21.04.2009, 11:44:35
10.0.1.35,212.45.31.226
, 414 байт)
Подскажите, где можно найти библиотеки для Qurtus?
-
Evgeniya
(17.04.2009, 15:49:42
89.223.25.103
, 217 байт)
продается акционный пакет "пиво" по цене инсталла iSE 10й. возможна продажа пакета "пиво+"
-
engarin
(15.04.2009, 16:52:17
192.168.10.1,95.133.38.24
,
пустое
)
Ответ: заинтересовавшимся обращаться по аське (26){33}-55[494]
-
engarin
(15.04.2009, 16:54:2
192.168.10.1,95.133.38.24
,
пустое
)
VHDL оператор CASE помогите разобраться.
-
kumanika
(14.04.2009, 13:41:41
212.98.161.1
, 1001 байт)
Это просто
-
V61
(15.04.2009, 14:01:35
10.18.48.13,77.47.192.42
, 295 байт)
И, кстати, есть еще одна ошибка.
-
Oldring
(14.04.2009, 16:23:48
91.76.56.211
, 85 байт)
В третье состояние неактивные драйверы шин кто будет переводить?
-
Oldring
(14.04.2009, 13:48:23
91.76.56.211
,
пустое
)
Ответ:
-
kumanika
(14.04.2009, 15:52:27
212.98.161.1
, 125 байт)
Ответ:
-
kumanika
(14.04.2009, 16:07:48
212.98.161.1
, 166 байт)
проще bus0 <= (others => 'Z')
-
Oldring
(14.04.2009, 16:19:25
91.76.56.211
,
пустое
)
Ответ:
-
kumanika
(14.04.2009, 16:46:20
212.98.161.1
, 85 байт)
VHDL оператор CASE помогите разобраться.
-
kumanika
(14.04.2009, 13:41:38
212.98.161.1
, 1001 байт)
JTAG
-
marco
(06.04.2009, 17:55:36
194.190.162.231,194.190.161.58
, 789 байт)
кто нибудь подскажет по Абелю.
-
V61
(02.04.2009, 15:06:53
10.18.48.13,77.47.192.42
, 65 байт)
трассировка плат ППМ
-
UKMED
(23.03.2009, 16:46:25
83.104.15.138
, 214 байт)
Ответ: вот мой ответ и координаты
-
SGMir
(24.03.2009, 19:06:58
217.165.225.189,195.229.242.57
, 375 байт)
Ответ:
-
UKMED
(23.03.2009, 23:48:4
78.86.212.21
, 94 байт)
Подскажите plese, кто может PCI и VHDL...
-
Boroda
(19.03.2009, 10:06:35
92.114.155.49
, 536 байт)
Железо куда VHDL заливать бедете тоже сами делаете?
-
Oldring
(19.03.2009, 17:19:6
91.77.241.126
, 48 байт)
Украина: FPGA Starter Kit
-
ua_97346
(02.03.2009 22:39:37
79.142.207.65
, 677 байт)
Обратитесь к официальному представителю Альтера в Украине
-
misyachniy
(03.03.2009 16:25:49
195.10.210.194
,
пустое
,
ссылка
)
Вот точнее ссылка
-
misyachniy
(03.03.2009 16:27:47
195.10.210.194
,
пустое
,
ссылка
)
Ответ:
-
ua_97346
(05.03.2009 00:04:57
79.142.207.65
, 213 байт)
Ответ:
-
ua_97346
(05.03.2009 00:08:10
79.142.207.65
, 132 байт)
vhdl: можно ли одной строчкой аналогично verilog описать 32 buf?
-
++
(13.02.2009 14:43:45
10.0.1.35,212.45.31.226
, 314 байт)
в вхдл для этого generate был прямо сразу, про ВХДЛ аррэй инстантиэйшин не слышал
-
yes
(13.02.2009 19:01:31
89.175.180.242
,
пустое
)
Требуется программист VHDL
-
amkur
(12.02.2009 12:39:53
192.168.2.32,213.167.60.22
, 95 байт)
Ответ: если возможна удаленная -
-
engarin
(15.04.2009, 16:55:23
192.168.10.1,95.133.38.24
, 46 байт)
Краткость сестра таланта и мачеха времени?
-
misyachniy
(12.02.2009 16:44:53
195.10.210.194
,
пустое
)
Ответ:
-
amkur
(13.02.2009 08:52:37
192.168.2.32,213.167.60.22
, 203 байт)
удаленная работа возможна?
-
matyushin
(18.03.2009, 15:54:47
172.31.2.9,89.18.130.241
, 107 байт)
verilog сойдёт?
-
Gore222
(13.02.2009 17:30:10
94.29.14.11
,
пустое
)
VHDL.Преобразование типов
-
Twen
(10.02.2009 20:43:39
93.180.208.181
, 301 байт)
Ответ:
-
Twen
(10.02.2009 20:47:13
93.180.208.181
, 88 байт)
Ответ:
-
Twen
(11.02.2009 01:41:7
93.180.207.226
, 72 байт)
циклом for или по индексу - bit_vector это массив bit. то есть так же как в...{+}
-
yes
(11.02.2009 13:18:34
89.175.180.242
, 187 байт)
(others => sel), возможно, с квалификатором типа
-
Oldring
(11.02.2009 14:41:54
91.76.58.69
,
пустое
)
стандарт SATA
-
iPS
(30.01.2009 11:52:10
91.77.120.55
, 164 байт)
Как подружить асинхронную шину процессора и AMBA APB?
-
suspense
(23.01.2009 19:25:5
95.83.138.199
, 161 байт)
Как можно в ISE-10.1 выполнить синтез только конкретной схемы верхнего уро...{+}
-
STV
(22.01.2009 13:19:27
192.168.131.17,80.250.181.4
, 272 байт)
ключевое слово partition (партиция)
-
yes
(23.01.2009 15:21:51
89.175.180.242
,
пустое
)
А теперь пороще- для простого народа? Что не хотите компилировать/ синтезировать? Verilog/vhdl?
-
++
(22.01.2009 13:25:5
10.0.1.35,212.45.31.226
,
пустое
)
Ответ: Большие проекты содержат несколько схем, которые можно поочередно ус...{+}(+)
-
STV
(02.02.2009 10:14:4
192.168.131.17,80.250.181.4
, 722 байт)
Verilog: аналогvhdl ключевого слова "open"?
-
++
(22.01.2009 11:21:36
10.0.1.35,212.45.31.226
, 308 байт)
просто не упоминать в списке или RAMB16_S36_S36(.CLKA(wb_clk), .DOPA(), .... )
-
yes
(23.01.2009 15:20:59
89.175.180.242
,
пустое
)
Коллеги, подскажите где взять лекарство для ISE-10.1 под Linux 64 bit
-
STV
(13.01.2009 09:56:55
192.168.131.17,80.250.181.4
,
пустое
)
imxo, серийные номера инсталляции под win работают и под linux. По крайней мере, для linux_32.
-
++
(05.02.2009 08:45:24
10.0.1.35,212.45.31.226
,
пустое
)
Synplify, Xilinx virtex и Relationally Placed Macros (RPMs)?
-
++
(11.01.2009 14:00:54
10.0.2.119,212.45.31.226
, 224 байт,
ссылка
)
зависит от стиля проектирования - имхо, ухудшает катастрофически, но есть и противоположное мнение
-
yes
(12.01.2009 17:52:53
89.175.180.242
,
пустое
)
Вопрос по VHDL знатокам
-
Sandwich
(08.01.2009 17:27:52
79.111.14.251
, 1174 байт)
Для детектирования фронта лучше использовать стандартную функцию rising_edge(). Она делает именно то, что вам нужно.
-
andrew_b
(09.01.2009 07:58:16
172.31.1.27,89.18.130.241
,
пустое
)
Ответ:
-
Sandwich
(09.01.2009 15:35:28
79.111.35.115
, 129 байт)
=>
-
Oldring
(11.01.2009 12:45:52
91.77.242.29
,
пустое
,
ссылка
)
Ответ:
-
Sandwich
(12.01.2009 14:45:13
192.168.12.6,195.91.155.90
, 452 байт)
Соответственно, все метазначения преобразуются в один из этих значений бита.
-
Oldring
(12.01.2009 14:55:18
91.76.58.86
, 140 байт)
Oldring, спасибо, Вы правы.
-
Sandwich
(12.01.2009 15:09:37
192.168.12.6,195.91.155.90
, 50 байт)
USB на VHDL.
-
JohnKOrsh
(07.01.2009 13:56:24
212.45.8.219
, 257 байт)
Ответ: Спасибо.
-
JohnKorsh
(28.01.2009 13:50:45
195.98.166.138
,
пустое
)
Не подойдет ?
-
dlsh
(07.01.2009 21:02:17
89.109.3.84
,
пустое
,
ссылка
)
EPM7064, ByteBlasterMV, Quartus II , ver 6.0
-
Timur
(29.12.2008 16:44:42
10.6.0.134,212.113.105.236
, 853 байт)
Ответ: Я конденсаторы повесил.
-
JohnKOrsh
(07.01.2009 14:00:27
212.45.8.219
, 156 байт)
Укоротил кабель до 30 см - заработало всё (хотя чекбоксы и не стали активными)
-
Timur
(29.12.2008 17:54:10
10.6.0.134,212.113.105.236
,
пустое
)
Где то пролетело про 15 см чето искал найти не могу.
-
PeterD
(01.01.2009 12:01:41
87.117.185.204
,
пустое
)
требуется помощь для SDR SDRAM
-
fikus
(28.12.2008 12:38:30
213.184.224.235
, 1836 байт)
вопрос снят
-
fikus
(29.12.2008 09:39:0
213.184.224.235
, 111 байт)
Verilog или VHDL
-
Michael
(25.12.2008 17:15:26
94.159.3.38
, 647 байт)
разница VHDL/Verilog при проектировании ASIC - миф. DC (presto) понимает и то и другое
-
yes
(26.12.2008 13:38:3
89.175.180.242
, 494 байт)
а нетлисты моделировать с сдф?
-
id_gene
(26.12.2008 13:57:35
193.232.173.182
, 166 байт)
у VHDL есть VITAL, тулзы бэкендные пишут нетлист в любом формате. по скорос...{+}(+)
-
yes
(27.12.2008 11:57:7
89.175.180.242
, 308 байт)
все правильно вы понимаете
-
id_gene
(26.12.2008 10:13:58
193.232.173.182
, 105 байт)
Quartus 8.1 WEB "81_quartus_free.exe" - можно ли на ней создать серьезный проект для Cyclone (EP1C12Q...)
-
avtomax_tehno
(23.12.2008 19:39:19
78.111.191.61
, 354 байт)
Ответ:
-
myltonyy
(24.12.2008 23:14:49
85.140.119.211
, 113 байт)
Lekarstvo dlya ActiveHDL 8.1 please
-
pragman
(22.12.2008 18:00:25
212.143.125.239
, 51 байт)
а барханы - не иначе в пустыне..
-
roman_alekseich
(14.04.2009, 15:28:6
10.0.1.23,87.245.155.198
,
пустое
)
где-то в барханах было ...
-
++
(24.12.2008 08:22:45
10.0.2.119,212.45.31.226
,
пустое
)
Filter HDL Coder генерит vhdl форму фильтра, разбитого на 3 секции. Что это значит не подскажете?
-
Евгений_2
(19.12.2008 14:07:45
159.93.216.26
,
пустое
)
CRC16 и VHDL подскажите где торможу.
-
avtomax_tehno
(18.12.2008 17:59:57
195.62.14.1
, 2422 байт)
Ответ:
-
++
(19.12.2008 09:56:15
10.0.2.119,212.45.31.226
, 5701 байт,
ссылка
)
Хорошее описание CRC в стандарте ATA
-
dmv
(18.12.2008 18:42:11
,217.23.67.58
,
пустое
)
Продолжение у меня FPGA с PC будет обменеватся информацие. Хотелось бы иметь один алгоритм
-
avtomax_tehno
(18.12.2008 18:03:55
195.62.14.1
,
пустое
)
Нужна помощь по арифметическим операциям на Altera Max+Plus
-
Pinkerator
(16.12.2008 19:01:38
88.147.151.138
, 599 байт)
Никакой пролемы нет. (+)
-
andrew_b
(17.12.2008 09:25:49
172.31.1.27,89.18.130.241
, 634 байт)
Пропадаю. Кто нибудь дешифровал sdram от altera? Есть необходимость просмотреть и сравнить реализации корок sdram.
-
++
(13.12.2008 18:06:35
10.0.2.119,212.45.31.226
,
пустое
)
(+)
-
aj
(13.12.2008 18:22:30
77.121.109.17
, 34 байт,
ссылка
)
Спасибо. А нет ли у Вас точно такого же на verilog?
-
++
(18.12.2008 15:45:51
10.0.2.119,212.45.31.226
,
пустое
)
Гмм. но вопрос-то был про декриптованые корки альтеры... Исходники там на vhdl. (+)
-
aj
(18.12.2008 18:53:26
212.90.116.1
, 132 байт)
Спасибо. Перед выбором, хотел ознакомится с Altera sdram core и проектом des_oo тоже . Действ auk нет на verilog. Придется читать на vhdl... :o(
-
++
(19.12.2008 15:21:32
10.0.2.119,212.45.31.226
,
пустое
)
для des_00 по контроллеру ddr: Немного непонятно- в интерфейсе с памятью должно быть cs0_n, cs1_n,
-
++
(13.12.2008 16:35:4
10.0.2.119,212.45.31.226
, 88 байт)
Так зависит от настроек (объем, тип)
-
aj
(13.12.2008 18:28:37
77.121.109.17
,
пустое
)
Еще вопрос (пока только изучаю dsram): скажется ли куда (row/col/bank) отправлять разряды адреса wb_шины?
-
++
(15.12.2008 09:51:47
10.0.2.119,212.45.31.226
, 634 байт)
Подскажите лекарство для Quartus 8.1
-
avtomax_tehno
(12.12.2008 11:24:48
195.62.14.1
,
пустое
)
от 7.2 не подходит лечение для *.dll файла адреса другие.(это точно)
-
avtomax_tehno
(23.12.2008 19:21:1
78.111.191.61
, 79 байт)
На сахаре видел, но не пробовал...
-
++
(11.01.2009 14:08:48
10.0.2.119,212.45.31.226
,
пустое
)
Ответ:
-
avtomax_tehno
(16.12.2008 10:10:0
195.62.14.1
, 40 байт)
от 7.2 подходит
-
misyachniy
(15.12.2008 11:57:2
195.10.210.194
,
пустое
)
Ответ: А где для 7.2 можно взять?
-
JohnKorsh
(15.12.2008 16:09:48
212.45.8.219
, 188 байт)
Не ручаюсь, что работает.
-
++
(18.12.2008 15:54:40
10.0.2.119,212.45.31.226
,
пустое
,
ссылка
)
Ответ:
-
++
(18.12.2008 16:02:52
10.0.2.119,212.45.31.226
,
пустое
,
ссылка
)
скажите пожалуйста, есть ли где готовый код бих-фильтра на vhdl?
-
Евгений_2
(12.12.2008 11:17:21
159.93.216.26
,
пустое
)
Есть.
-
aj
(12.12.2008 17:09:57
77.121.109.17
,
пустое
)
а дайте посмотреть
-
Евгений_2
(12.12.2008 19:24:15
159.93.99.3
,
пустое
)
Пожалуйста
-
aj
(13.12.2008 00:03:36
77.121.109.17
,
пустое
,
ссылка
)
Что, опять битая ссылка?
-
aj
(13.12.2008 00:06:3
77.121.109.17
,
пустое
)
Подскажите пож., существуют ли в vhdl аналоги verilog директив /* synthesis full_case parallel_case */ ?
-
++
(09.12.2008 11:11:33
10.0.2.119,212.45.31.226
,
пустое
)
в ВХДЛ case параллельный всегда
-
id_gene
(09.12.2008 11:27:2
193.232.173.182
,
пустое
)
А аналог "full case" - чтобы не ругался/делал замечания на отсутсвие "when others =>"?
-
++
(09.12.2008 12:08:27
10.0.2.119,212.45.31.226
,
пустое
)
кажется, в ВХДЛ нужно либо покрывать все случаи, либо писать others=>
-
id_gene
(10.12.2008 10:04:27
193.232.173.182
, 50 байт)
в верилоге тоже можно default : a=1'bx чтоб фулл без директивы получился
-
yes
(15.12.2008 14:39:19
89.175.180.242
,
пустое
)
необходима помощь по верилогу
-
pfc
(04.12.2008 22:17:44
77.52.207.243
, 489 байт)
по-моему не в верилоге дело, а в физической реализации
-
yes
(05.12.2008 14:08:41
89.175.180.242
, 829 байт)
да я на верилог и не грешу, просто я в верилоге начинающий.
-
pfc
(05.12.2008 20:19:21
77.52.197.154
,
пустое
)
Ответ:
-
SAZH
(05.12.2008 09:46:35
81.222.209.70
, 295 байт)
спасибо. Возможен ли
-
pfc
(05.12.2008 10:43:16
77.52.202.107
, 259 байт)
Ответ:
-
SAZH
(05.12.2008 11:13:33
81.222.209.70
, 460 байт)
понятно, спасибо!
-
pfc
(05.12.2008 19:16:1
77.52.211.229
,
пустое
)
Подскажите пож., можно ли как- то более оптимально реализовать wb_арбитр?
-
++
(01.12.2008 09:48:26
10.0.2.119,212.45.31.226
, 8187 байт)
Короче написать можно, но синтезировано будет то же самое IMHO.
-
Oldring
(01.12.2008 12:56:32
91.77.241.105
,
пустое
)
А если так? Это будет лучше, хуже или то же самое?
-
++
(08.12.2008 09:38:8
10.0.2.119,212.45.31.226
, 4789 байт)
Форматирование съело ...
-
++
(08.12.2008 09:39:35
10.0.2.119,212.45.31.226
, 3341 байт)
Constellation Mapper/Demapper
-
Egor_N
(24.11.2008 23:34:7
92.112.181.183
, 178 байт)
Объясните плиз , что я делаю неправильно (VHDL): +
-
Евгений_2
(20.11.2008 14:01:1
159.93.216.26
, 424 байт)
Полного исходника нет, но в данном куске кода вижу три ошибки.
-
Oldring
(20.11.2008 16:57:6
91.76.56.78
, 505 байт)
исходник to_integer где лежит? в numeric_std только из signed делает
-
id_gene
(20.11.2008 16:37:7
193.232.173.182
,
пустое
)
NCHDL ORCAD 16
-
kleruoi
(19.11.2008 16:31:41
87.103.242.30
, 172 байт)
Ответ: На электрониксе спросите
-
cdg
(25.11.2008 09:09:32
192.168.149.101,84.51.195.30
,
пустое
,
ссылка
)
Инструмент makita
-
Spoke
(17.11.2008 16:05:27
62.33.159.34
, 70 байт,
ссылка
,
картинка
)
vhdl + synplify 9.4: что я делаю не так (warning)
-
++
(01.11.2008 14:25:39
10.0.2.119,212.45.31.226
, 3624 байт)
может убрать component DCM? судя по всему ксайлинская библиотека с этим компонентом уже прикручена
-
yes
(05.11.2008 19:20:55
89.175.180.242
,
пустое
)
Спасибо. Вот так обходится без замечаний. Только не понятно, почему так правильно?
-
++
(06.11.2008 16:12:29
10.0.2.119,212.45.31.226
, 2353 байт)
мне непонятно, но советую с библиотеками разобраться. можно использовать "новое"
-
yes
(10.11.2008 17:50:57
89.175.180.242
, 228 байт)
Для vhdl- это как раз понятно. А для verilog?
-
++
(11.11.2008 11:08:48
10.0.2.119,212.45.31.226
, 1281 байт,
ссылка
)
для верилога tool следит за библиотеками, а не язык
-
yes
(13.11.2008 17:20:25
89.175.180.242
, 155 байт)
Active hdl 8.1+ verilog: как подключить virtex2p library?
-
++
(31.10.2008 14:58:13
10.0.2.119,212.45.31.226
, 678 байт)
Как на рисунке, окно у меня выглядело в только ahdl 7.3.
-
++
(31.10.2008 14:59:26
10.0.2.119,212.45.31.226
,
пустое
)
Подскажите пожалуйста. Я проектирую цифровой фильтр в ISE Xilinx. Как можно реализовать дробные коэффициенты на VHDL ?
-
Евгений_2
(30.10.2008 17:13:16
159.93.208.146
,
пустое
)
(+)
-
cdg
(31.10.2008 09:00:2
192.168.149.101,80.68.3.242
, 269 байт)
Опять вопросы новичка: verilog + active_hdl + assign host_master_ack= ram_slave_ack | ide_slave_ack;
-
++
(27.10.2008 14:50:44
10.0.2.119,212.45.31.226
, 440 байт)
скорее всего где-то второй драйвер на host_master_ack висит. попробуйте host_master_ack=1'bz;
-
yes
(05.11.2008 19:23:30
89.175.180.242
, 58 байт)
Отять гадать? Вы бы хоть версию Active написали, и код лучше куском, а не строчкой.
-
Builder
(28.10.2008 13:52:46
192.168.9.138,81.25.47.235
,
пустое
)
Подскажите по verilog + active_hdl: wire & reg
-
++
(27.10.2008 09:24:36
10.0.2.119,212.45.31.226
, 638 байт)
Ответ:
-
SAZH
(27.10.2008 13:11:16
81.222.209.70
, 596 байт)
ИМХО
-
misyachniy
(27.10.2008 09:44:4
195.10.210.194
, 173 байт)
Спасибо. Так работает. Почему это недопустимо в fork ... join
-
++
(27.10.2008 11:29:29
10.0.2.119,212.45.31.226
, 75 байт)
Ответ:
-
misyachniy
(27.10.2008 13:28:23
195.10.210.194
, 504 байт)
Ответ:
-
SAZH
(27.10.2008 13:51:9
81.222.209.70
, 140 байт)
Новое сообщение
|
Главная страница
|
Раздел "Электроника"
|
Карта сайта
Web
telesys.ru