разница VHDL/Verilog при проектировании ASIC - миф. DC (presto) понимает и то и другое («Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

Разработка, производство и продажа радиоэлектронной аппаратуры

| Карта сайта | Пишите нам | В избранное

Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

разница VHDL/Verilog при проектировании ASIC - миф. DC (presto) понимает и то и другое

Отправлено yes 26 декабря 2008 г. 13:38
В ответ на: Verilog или VHDL отправлено <font color=gray>Michael</font> 25 декабря 2008 г. 17:15

ну и миксед-ленгвич нынче любой тул поддерживает

просто американские конторы (и вроде бы англичане) предпочитают верилог
континентальная Европа VHDL (про индусов/японцев/китайцев - не знаю)

поэтому впечатление, что АЗИКи пишут на верилоге

-------------

вообще систем верилог будет рулить, если индустрия не загнется из-за кризиса. пока его не очень хорошо поддерживают (особенно синтез), но лучше чем VHDL/Verilog однозначна

Составить ответ | Вернуться на конференцию

Ответы

а нетлисты моделировать с сдф? - id_gene (26.12.2008 13:57:35 193.232.173.182, 166 байт)
- у VHDL есть VITAL, тулзы бэкендные пишут нетлист в любом формате. по скорос...{+}(+) - yes (27.12.2008 11:57:7 89.175.180.242, 308 байт)