«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Архив. Страница 36
- Как зщелкнуть сигнал на выходе 22v10. — chOrt (19.11.2004 16:22, 217 байт)
- вопрос по VHDL(+) — Romario (19.11.2004 12:37, 754 байт)
- Расширения .D, .SP, .AR в CUPL — chOrt (19.11.2004 11:27, 226 байт)
- Подскажите, где можно качнуть ISE последний и лекарство к нему... — vladx (18.11.2004 11:27, пустое)
- Vopros tem, komu znakomy RLOC, Synplify, ISE, ModelSim — Nicola_Canadian (18.11.2004 03:09, 451 байт)
- Перехожу на VHDL вопрос (+) — vladx (17.11.2004 10:50, 475 байт)
- Всё ж может кто нибудь объяснит толково(+) — переходящий от AHDL к VHDL (16.11.2004 14:31, 2111 байт)
- Конечно этот вопрос навяз на зубах, но все же с чего начать? Active-HDL? — Tay (16.11.2004 10:21, 289 байт)
- Нужна ли оптимизация под конкретную FPGA или довериться компилятору? — imsushka (15.11.2004 22:58, пустое)
- quartus v 4.1 sp2 ... — hwmaster (15.11.2004 14:42, 170 байт)
- Про State Machine на верилоге. — dxp (15.11.2004 12:00, 1156 байт)
- Народ!!! Как на VHDL сказать симплифаю "synthesis syn_encoding = "safe, onehot"? — ab (12.11.2004 17:41, пустое)
- Пожалуйста, помогите найти лекартсво для synplify 7.2.2 — Alex222 (11.11.2004 17:08, 155 байт)
- Скажите, в кряка для Active-HDL 6.3 типа web, нету? а то так хочется... и не найти. — мдас... (11.11.2004 13:45, пустое)
- Вот поставил Activ-HDL 6.2; Есть такой глюк. У меня подключена система контроля версий Source Safe. И при редактировании файла в состоянии Check Out на каждое нажатие на клавишу происходит запрос в сеть. Соотвественно всё тормозиться. Кто-нибуть с таким сталкивался ? И как это можно вылечить ? — dsmv (11.11.2004 13:35, пустое)
- Написал такой ROM,(+) — переходящий от AHDL к VHDL (11.11.2004 12:47, 1585 байт)
- ключик к DSP Builder 2.2.0 — S_Alex (09.11.2004 23:12, пустое)
- Verilog выход в виде массива [a..0][b..0] по примеру AHDL — S_Alex (09.11.2004 22:59, 83 байт)
- Можно-ли из модуля на VHDL вытащить промежуточный сигнал, не используя дополнительные ноги?(+) — Yra (09.11.2004 19:43, 417 байт)
- Ребята подскажите где взять быстрый FIFO буфер. — Serega Doc (09.11.2004 18:42, 135 байт)
- VHDL или графический редактор — Dina (09.11.2004 14:38, 82 байт)
- Проблема в Qartuse 4.1 не хочет компилиться следующий код VHDL — FGT (08.11.2004 22:18, 5440 байт)
- Кто нибуть пробовал в 32 тригерную ПЛИС кофигурировать 35 тригеров — Serega Doc (08.11.2004 17:42, 52 байт)
- Возвращаясь к вопросу об ATGP для харда — Jin (08.11.2004 13:19, 310 байт)
- Подскажите самое дешовое решение для 72 тригеров, частота до 10 Mhz — Serega Doc (08.11.2004 12:34, пустое)
- Тем, кто интересовался видео адаптерами на FPGA, может, будет полезно (-) — Builder (08.11.2004 10:32, пустое, ссылка)
- XC5204 в Xilinx Foundation — Digel (07.11.2004 11:03, 146 байт)
Телеконференции
|||
Главная страница