«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»

«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.)»

Страницы: Текущая 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

Запуск Leonardo Spectrum из HDL Designer — menton (27.12.2004 16:17, 100 байт)
2sed будте добры сюда (+) — vladx (30.11.2004 17:21, 46 байт)
- я вижу, что не законекчиваетись... давайте завтра попробуем... я напишу... — vladx (30.11.2004 17:40, пустое)
  - Что-то не сходится, то ли пароль?(+) — sed (30.11.2004 17:47, 407 байт)
    - Попробуйте сейчас... как Ananymous... — vladx (01.12.2004 11:50, пустое)
Помогите плз найти ChipScope Pro 5.2... — vladx (30.11.2004 14:32, пустое)
- Есть такой - 26 М. Куда положить? — sed (30.11.2004 15:49, пустое)
  - залейте плз сюда (+) — vladx (30.11.2004 17:03, 46 байт)
    - Пока не могу попасть(+): — sed (30.11.2004 17:32, 147 байт)
      - три латинские x (xxx)... — vladx (30.11.2004 17:33, пустое)
  - залейте плз сюда (+) — vladx (30.11.2004 17:00, 46 байт)
  - если можно то сюда http://www.multidec.host.sk/upload/... спасибо... — vladx (30.11.2004 16:08, пустое)
Поиогите плз найти ChipScope Pro 5.2... — vladx (30.11.2004 14:31, пустое)
Куда-то задевал лекарство для QII 4.1 SP2. Киньте на мэйл, кому не сложно, пожалуйста. — Victor® (30.11.2004 12:41, пустое)
- Ответ: Check mail — hip (30.11.2004 13:43, пустое)
VHDL — mr.Koddy (27.11.2004 15:00, 379 байт)
- Ответ: — igor_v (27.11.2004 20:50, 64 байт)
- v Orcad i MultiSIM nado delat' FPGA Proj, a v MAX VHDL ochen' krivoj byl. — KA_n (27.11.2004 19:13, пустое)
  - Ответ: v Orcad i MultiSIM nado delat' FPGA Proj, a v MAX VHDL ochen' krivoj byl. — mr.Koddy (28.11.2004 11:05, 218 байт)
кто на работе остался? как решить такую задачку на VHDL — Romario (26.11.2004 18:27, 1430 байт)
- еще раз посмотрел на схему... — Doka (26.11.2004 23:47, 217 байт)
  - действительно...синтезирует правильно:( — Romario (27.11.2004 15:16, пустое)
- кажется почему так я понял...но как от этого избавиться?(+) — Romario (26.11.2004 18:40, 142 байт)
  - да врядли :-/ — Doka (26.11.2004 23:45, 668 байт)
Цифровой фильтр на VHDL — Dina (26.11.2004 15:47, 123 байт)
- (+) — Doka (26.11.2004 15:53, 211 байт)
- Приходилось, но не на VHDL (+) — SM (26.11.2004 15:52, 54 байт)
Verilog vs VHDL — Doka (26.11.2004 14:08, 2016 байт)
- нарыл вот интересную доку по сравнению конструкций :) — Doka (26.11.2004 16:37, пустое, ссылка)
- (otherth=>'0') это просто 0 :))) — yes (26.11.2004 15:52, пустое)
  - parameter - это VHDL-ный generic, а `define - препроцессор — yes (26.11.2004 15:58, 281 байт)
    - что такое есть m4 ?? ссылку можно, плз — Doka (26.11.2004 16:04, пустое)
      - google: man m4 — yes (26.11.2004 16:12, 111 байт, ссылка)
        
        Хочу пообщаться с тобой по поводу возможностей через m4, генерить RTL, C++ (drozdov@zelax.ru) — MAZZI (29.11.2004 09:55, 416 байт)
  - это-то понятно ,а как сделать (otherth=>'Z') ??? — Doka (26.11.2004 15:56, пустое)
    - можно присвоить 32'hzzzzzzzz там нет требования l_value'LENGTH==r_value'LENGTH — yes (26.11.2004 16:09, пустое, ссылка)
      - Ээээ... это не совсем то что нужно (+) — Doka   (26.11.2004 16:35, 345 байт)
        
        по-моему можно и по-другому, это первое что придумалось - этот generic меньше какого-то MAX_VALUE - задаем константу длины MAX_VALUE и ее присваиваем — yes   (26.11.2004 16:43, пустое)
        
        немного коряво, но надо признаться именно так я и делал на VHDL , пока не пришел к (other=>'Z') :) — Doka   (26.11.2004 16:47, пустое)
        
        блин, вот так {SIZE{1'bz}} — yes   (26.11.2004 16:56, пустое)
        
        YES!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! — Doka   (26.11.2004 17:00, 154 байт)
- Про define и параметр (+) — SM (26.11.2004 15:20, 302 байт)
  - Да, в догонку (+) — SM (26.11.2004 15:21, 54 байт)
    - ..насчет не все понимают (+) — Doka (26.11.2004 15:27, 413 байт)
      - Квартус и Синплифай поддерживают Верилог-2001. — dxp (26.11.2004 18:27, пустое)
      - Ответ: (+) — SM (26.11.2004 15:39, 209 байт)
- Хочется услышать примеры: — zlyh (26.11.2004 14:46, 232 байт)
  - Ответ: — Doka (26.11.2004 15:04, 1266 байт)
    - Ответ: — zlyh (26.11.2004 19:08, 1612 байт)
Насколько можно даверять ISE Post-Place & Route Static Timing? — Oldring (26.11.2004 10:49, 816 байт)
- Ответ: На 80% — DimaR (06.12.2004 12:10, 204 байт)
- Ответ: доверяю,но проверяюсь! :-). — Mad Makc (26.11.2004 22:21, 239 байт)
  - Простите, чушь. Констрейнить [задержки] правильно надо.. — Dr.Alex (29.11.2004 10:41, пустое)
- не достоверно — yes (26.11.2004 11:36, 310 байт)
  - Да, но разброс разница hold-setup почему такая большая? — Oldring (26.11.2004 11:56, пустое)
    - не согласен с yes. буем разбираться.. (+) — Dr.Alex (26.11.2004 12:58, 1319 байт)
      - то ли от Ю/Я, то ли от ОМАР-а но у меня какая-та деградация наблюдается — yes   (26.11.2004 16:09, 56 байт)
        
        Аргументируйте вашу деградацию! Я-то свою аргументирую!! :-) — Dr.Alex   (26.11.2004 16:22, пустое)
        
        TI (вернее кто там доку пишет) такие уроды, я их очень сильно хочу аргументировать — yes   (26.11.2004 16:45, пустое)
        
        :-) — Dr.Alex   (26.11.2004 17:06, пустое)
программирование из под Linux — dimka@uvw.ru (25.11.2004 23:56, 1127 байт)
- Ответ: (+) — SM (26.11.2004 13:15, 346 байт)
  - mozhno i Mentor HDL ili FPGA Ad... . ModelSIM vse rabotaet ne tak kruto kak u Cadence no tozhe xorosho — KA_n (27.11.2004 19:17, пустое)
Как описать синхронизатор, чтобы его синтезатор не вздумал его заоптимизировать? — Oldring (25.11.2004 13:59, 675 байт)
- Просто нарисовать схему на двух триггерах — kolega (25.11.2004 15:48, пустое)
- чтоб синтезатор/STA не баловал, такие пути обычно false path ом называют — yes (25.11.2004 14:10, 106 байт)
  - Понятно, что констрейнт, но какой? — Oldring (25.11.2004 14:17, 180 байт)
    - не знаю - есть ли он в XST. я балансинг обычно вручную делал... — yes (25.11.2004 17:53, пустое)
- Дык :) То что у вас находится до входа синхронизатора, клочится от одного клока, а синхронизатор от другого.. Не такой уж синтезатор тупой, чтоб такое делать :) — Dr.Alex (25.11.2004 14:05, пустое)
  - А то, что внутри синхронизатора? ;-) — Oldring (25.11.2004 14:22, 66 байт)
    - Ответ: — Vallav (28.11.2004 18:42, 54 байт)
      - Не знаю чем, но не стал бы и утверждать, что не помешает. Триггера, ведь, они иногда еще и размножаются? IMHO таких моментов лучше избегать именно потому, что результат сложно предсказать. — Oldring (30.11.2004 10:58, пустое)
        
        Ответ: — Vallav (30.11.2004 14:57, 408 байт)
    - Уже допёр. Ну в конце концов, констрейн REGISTER_BALANCING можно к индивидуальным сигналам применять, если уж ко всему дизайну не охота. — Dr.Alex (25.11.2004 14:25, пустое)
      - A!.. — Oldring (25.11.2004 14:32, пустое)
  - Единственное, он, вероятно, мог бы логику между триггерами синхронизатора запихать. Так что лучше эту опцию отключить, она и выключена по дефолту.. — Dr.Alex (25.11.2004 14:20, пустое)
Есть ли у кого контроллер DDR на VHDL. Буду благодарен за ядро или любую документацию. — Grave_Digger (25.11.2004 13:50, пустое)
- (+) — Slavko (25.11.2004 13:57, пустое, ссылка)
  - Вот теперь как скачать оттуда это ядро...Я уже регистрировался на этом сайте и за месяц мне ответ с подтверждением не пришел ...А так скачать вроде нельзя... — Grave_Digger (25.11.2004 14:13, пустое)
    - Не вводите людей в заблуждение! Смотрите внимательнее, или смотрите по ссылке — Tiro (25.11.2004 15:48, пустое, ссылка)
Простой вопрос по VHDL. — JohnKorsh (24.11.2004 16:46, 161 байт)
- А зачем вам буфер на проводе ? — DPAVLOV (24.11.2004 19:50, пустое)
  - Ответ: Протой вопрос. — JohnKorsh (25.11.2004 12:23, 195 байт)
    - Синтезатор умный (+) — -=Sergei=- (25.11.2004 13:05, 174 байт)
      - Ответ: Нет ли у Вас ссылки на эту библиотеку? — JohnKorsh (25.11.2004 15:21, 77 байт)
        
        Это библиотека примитивов для Xilinx (+) — -=Sergei=- (25.11.2004 17:08, 446 байт)
- используйте примитивы из библиотеки компонентов производителя ПЛИС (+) — Doka (24.11.2004 17:03, 651 байт)
IO bus в VHDL для XST — Oldring (24.11.2004 16:23, 412 байт)
- Ответ: а клоки и мбросы для всех одинаковые? — vitus_strom (24.11.2004 16:44, пустое)
  - А!... Там еще срос общий! Не заметил... Сейчас поэкспериментирую... Thanks. — Oldring (24.11.2004 16:53, пустое)
- Имхо, вы не должны к этому стремиться (+) — Dr.Alex (24.11.2004 16:32, 219 байт)
  - Опция стоит. — Oldring (24.11.2004 16:49, 625 байт)
    - Попробуем разобраться (+) — Dr.Alex (24.11.2004 17:10, 832 байт)
      - Попробуем — Oldring   (24.11.2004 17:28, 991 байт)
        
        Хоть бы тогда фрагмент кода.... — zlyh   (24.11.2004 19:03, 604 байт)
        
        Спасибо! Действительно, есть такой файл. — Oldring   (25.11.2004 14:02, пустое)
        
        (+) — Dr.Alex   (24.11.2004 17:45, 981 байт)
        
        Ответы — Oldring   (24.11.2004 18:00, 879 байт)
        
        Сорри, домой пора, завтра допишу.. — Dr.Alex   (24.11.2004 18:04, пустое)
        
        Спасибо! Похоже добился того, чего хотел! — Oldring   (24.11.2004 18:46, 485 байт)
        
        А может я просто неправильно понял по поводу логики после TFF. — Oldring   (24.11.2004 19:01, 195 байт)
        
        Таки допишу чего хотел (+) — Dr.Alex   (25.11.2004 11:29, 2658 байт)
        
        (+) — Oldring   (25.11.2004 12:41, 2256 байт)
        
        Объясню почему хотелось бы видеть код. — zlyh   (25.11.2004 18:45, 1742 байт)
        
        Варианты есть. — Oldring   (25.11.2004 20:24, 670 байт)
        
        Ответ: — zlyh   (26.11.2004 10:08, 761 байт)
        
        Ответ: — Oldring   (26.11.2004 10:36, 534 байт)
        
        Из схемы в EDIF кидают — zlyh   (26.11.2004 11:43, 410 байт)
        
        А простите за глупый вопрос (+) — Интересующийся   (25.11.2004 11:40, 222 байт)
        
        Да не триггера, @#$, а пина выходного. Он управляется, соответственно, двумя триггерами через буфер с енейблом.. — Dr.Alex   (25.11.2004 11:43, пустое)
Кто в Москве хочет пивка? — Oldring (24.11.2004 15:06, 1118 байт)
- Всё есть. Пиши на мыло. — druzhin (24.11.2004 17:33, пустое)
- а зачем вам ISE 6.3 ПОЛНЫЙ для 10K в Spartan-II ??? — Doka (24.11.2004 16:43, 66 байт)
  - Например, потому, что в WebPack не входит FPGA Editor, в отличие от полного. Или есть иные нормальные методы посмотреть на то, что получается в результате? — Oldring (24.11.2004 17:03, пустое)
    - задавайте корректно ограничения реализациии ( *.UCF) и надобность в редакторе отпадет — Doka (24.11.2004 17:23, пустое)
      - Ответ: Не согласен. Этот 3.14зданутый зайлинкс порой самые простые конструкции не складывает так как написано... Выяснить это можно только с помощью этого самого эдитора — vitus_strom   (24.11.2004 17:36, пустое)
        
        т.е. если написать NET "D<4>" LOC = "AA6"; то пин разместится хз где??? — Doka   (24.11.2004 17:43, 18 байт)
        
        Ответ: Да нет, была проблема с aggregation в одном случае складывал правильно а с ними нет — vitus%strom   (24.11.2004 19:53, пустое)
      - Согласен. Лучше не смотреть на то, что ISE порождает... — Oldring   (24.11.2004 17:30, пустое)
        
        Не пугайтесь так сразу. Не всё так плохо. Иначе ничего серьёзного сделать было бы невозможно :) — Dr.Alex   (24.11.2004 17:47, пустое)
        
        А что, большие проекты кто-то делает на ISE WebPack? ;-) — Oldring   (24.11.2004 18:11, пустое)
        
        делает.... Но это крайний случай. — zlyh   (24.11.2004 19:06, пустое)
        
        а кто говорит о больших проектах? :)))) — Doka   (24.11.2004 18:14, 100 байт)
        
        Каюсь, я прочитал слово "серьезный" как "большой". — Oldring   (24.11.2004 18:17, пустое)
        
        + имена сигналов с критичными задержками "Post-Place & Route Static Timing Report" выдает — Doka   (24.11.2004 17:36, пустое)
Трудности с компиляцией в Synplify Pro 7.3.1 (+) — vladx (24.11.2004 11:12, 274 байт)
- У меня тоже была даннная проблема — Serega Doc (24.11.2004 13:09, 193 байт)
Помогите, Quarus и VHDL проблемы!(+) — переходящий от AHDL к VHDL (23.11.2004 13:54, 472 байт)
- А порядок сборки проетка в квартусе какой? кто первый синтезируется? — Postoroniy_v (23.11.2004 16:32, пустое)
  - А чем это опрделяется? Компилится сначала файл более низкого уровня, хотя понятно что сначала package должен быть скомпилирован. — переходящий от AHDL к VHDL (23.11.2004 16:45, пустое)
    - Assignments->Settings->Files-> далее выбираем и устанавливаем порядок компиляции кнопками up и down — Postoroniy_v (24.11.2004 10:37, пустое)
      - Спасибо, так оно и есть, кривые руки блин......... — переходящий от AHDL к VHDL (25.11.2004 12:04, пустое)
- Наверное есть смысл пользоваться для синтеза Synplify Pro, а потом разводить в QII. — Victor® (23.11.2004 15:34, пустое)
  - Чё он намного проще?(+) — переходящий от AHDL к VHDL (23.11.2004 15:44, 251 байт)
    - у него RTL красивый:)) оч наглядно особенно при изучении того же VHDL..да и полегче мне кажется в плане скорости работы чем в Q2 — Romario (23.11.2004 17:00, пустое)
    - Это синтезатор, насколько я знаю - самый популярный. Дает преимущества по более полной поддержке синтезируемого VHDL, чем QII. — Victor® (23.11.2004 15:49, пустое)
Ребята кто работал с SDRAM памятью? — Serega Doc (23.11.2004 10:45, 400 байт)
- вроде бы там есть core контроллера SDRAM и дока к нему — Doka (24.11.2004 16:58, пустое, ссылка)
Кто подскажет, что меньше глючит: ISE 6.1i или ISE 6.2i или ISE 6.3i? И какие сервиспаки живые. Забодало машину переставлять :))) — Shatun (22.11.2004 18:26, пустое)
- Все классно работает, ничего не глючит, не виснет. — MAZZI (23.11.2004 11:10, пустое)
  - 6.1 замечательно вис. — yes (23.11.2004 11:25, пустое)
    - Только не у меня :) (Win2К).. — Dr.Alex (23.11.2004 13:47, пустое)
      - 6.1i sp2 работает замечательно, но трабла в том, что нагинают переходить на 6.2 без паков и нет ключа. Система W2k. Все говорят за 6.1. А что скажут спецы? — Shatun (24.11.2004 20:07, пустое)
        
        помойму, один член. Так что поводов Не переходить на новое Не вижу :) А как так нет паков и ключей?? Для 6.3 уж давно всё есть.. — Dr.Alex (25.11.2004 15:01, пустое)
- Может дело не в ISE? У меня с ним опыта мало, потыкался, посмотрел. Но проблем не было. Уживается и ISE и Quartus II и MAX+PLUS II и Synplify и еще куча всего. Какой Windows? — Victor® (23.11.2004 10:21, пустое)
2SM про MY_VAR[15..0]:MY_MODULE; — dxp (22.11.2004 09:31, 378 байт)
- А поддерживает ли верилог(+) — переходящий от AHDL к VHDL (22.11.2004 15:26, 194 байт)
  - функции поддерживают рекурсию — MAZZI (23.11.2004 11:22, пустое)
  - Не пробовал. Но по идее ничего этому мешать не должно. — dxp (22.11.2004 16:06, пустое)
- Да это не совсем то (+) — SM (22.11.2004 10:09, 566 байт)
  - Ну, тут, имхо, различия больше синтаксические. (+) — dxp (22.11.2004 11:00, 847 байт)
    - Ответ: (+) — SM (22.11.2004 11:46, 1056 байт)
      - Не улавливаю тонкой разницы (+) — dxp   (22.11.2004 12:35, 1358 байт)
        
        Ответы: (+) — SM   (22.11.2004 13:33, 883 байт)
        
        Ответ: (+) — dxp   (22.11.2004 14:04, 229 байт)
        
        Ответ: (+) — SM   (22.11.2004 14:13, 475 байт)
        
        А какая там куча лишнего хлама? Все то, что в самом С++. (+) — dxp   (22.11.2004 15:07, 324 байт)
        
        Ответ: (+) — SM   (22.11.2004 15:15, 368 байт)
        
        Как это описание класса - лишнее? (+) — dxp   (22.11.2004 15:25, 568 байт)
        
        Ответ: (+) — SM   (22.11.2004 15:40, 436 байт)
        
        Это под никсы синопсис? — dxp   (22.11.2004 16:01, пустое)
        
        Ну да, как и квартус собственно. — SM   (22.11.2004 16:02, пустое)

Заполнить форму для отправки сообщения ||| Телеконференции ||| Главная страница ||| Конференция без кадра ||| Архив без кадра