[an error occurred while processing this directive]
(otherth=>'0') это просто 0 :)))
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
yes
26 ноября 2004 г. 15:52
В ответ на:
Verilog vs VHDL
отправлено Doka 26 ноября 2004 г. 14:08
Составить ответ
|||
Конференция
|||
Архив
Ответы
parameter - это VHDL-ный generic, а `define - препроцессор
—
yes
(26.11.2004 15:58, 281 байт)
что такое есть m4 ?? ссылку можно, плз
—
Doka
(26.11.2004 16:04,
пустое
)
google: man m4
—
yes
(26.11.2004 16:12, 111 байт,
ссылка
)
Хочу пообщаться с тобой по поводу возможностей через m4, генерить RTL, C++ (drozdov@zelax.ru)
—
MAZZI
(29.11.2004 09:55, 416 байт)
это-то понятно ,а как сделать (otherth=>'Z') ???
—
Doka
(26.11.2004 15:56,
пустое
)
можно присвоить 32'hzzzzzzzz там нет требования l_value'LENGTH==r_value'LENGTH
—
yes
(26.11.2004 16:09,
пустое
,
ссылка
)
Ээээ... это не совсем то что нужно (+)
—
Doka
(26.11.2004 16:35, 345 байт)
по-моему можно и по-другому, это первое что придумалось - этот generic меньше какого-то MAX_VALUE - задаем константу длины MAX_VALUE и ее присваиваем
—
yes
(26.11.2004 16:43,
пустое
)
немного коряво, но надо признаться именно так я и делал на VHDL , пока не пришел к (other=>'Z') :)
—
Doka
(26.11.2004 16:47,
пустое
)
блин, вот так {SIZE{1'bz}}
—
yes
(26.11.2004 16:56,
пустое
)
YES!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
—
Doka
(26.11.2004 17:00, 154 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru