[an error occurred while processing this directive]
|
Вопрос пока что чисто теоретический. Пишу стандартный синхронизатор. На VHDL. Два триггера последовательно. Смотрю результат - синтезатор породил именно то, что я хотел.
Затем я вспоминаю, что видел у синтезатора опцию - "Register Balancing". И начинаю подозревать, что если оптимизатор захочет - то он может передвинуть логику назад ко входу синхронизатора. А этого бы мне очень не хотелось.
Вопрос: как можно запретить такую оптимизацию для синхронизатора? Очевидно, вопрос выходит за рамки поведенческого VHDL - либо констрейнт, либо аттррибут, либо использовать примитивы в надежде на то, что их синтезатор передвигать не умеет. Кто-нибудь разбирался с этим вопросом?
E-mail: info@telesys.ru