[an error occurred while processing this directive]
2SM про MY_VAR[15..0]:MY_MODULE;
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
миниатюрный аудио-видеорекордер mAVR

Отправлено dxp 22 ноября 2004 г. 09:31

В этой конфе, имхо, более уместно и удобно. :)

Вы в этом выражении имели в виду, что так на AHDL создается массив модулей? Тогда вот такой вариант на Верилоге не то же самое?


generate
begin: A
    genvar i;
    for(i = 0; i < 16; i = i + 1)
    begin: B
        MY_MODULE my_module( /* подключения портов */ );
    end
endgenerate


Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru