[an error occurred while processing this directive]
Не пробовал. Но по идее ничего этому мешать не должно.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
dxp
22 ноября 2004 г. 16:06
В ответ на:
А поддерживает ли верилог(+)
отправлено переходящий от AHDL к VHDL 22 ноября 2004 г. 15:26
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru