[an error occurred while processing this directive]
задавайте корректно ограничения реализациии ( *.UCF) и надобность в редакторе отпадет
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
Doka
24 ноября 2004 г. 17:23
В ответ на:
Например, потому, что в WebPack не входит FPGA Editor, в отличие от полного. Или есть иные нормальные методы посмотреть на то, что получается в результате?
отправлено Oldring 24 ноября 2004 г. 17:03
Составить ответ
|||
Конференция
|||
Архив
Ответы
Ответ: Не согласен. Этот 3.14зданутый зайлинкс порой самые простые конструкции не складывает так как написано... Выяснить это можно только с помощью этого самого эдитора
—
vitus_strom
(24.11.2004 17:36,
пустое
)
т.е. если написать NET "D<4>" LOC = "AA6"; то пин разместится хз где???
—
Doka
(24.11.2004 17:43, 18 байт)
Ответ: Да нет, была проблема с aggregation в одном случае складывал правильно а с ними нет
—
vitus%strom
(24.11.2004 19:53,
пустое
)
Согласен. Лучше не смотреть на то, что ISE порождает...
—
Oldring
(24.11.2004 17:30,
пустое
)
Не пугайтесь так сразу. Не всё так плохо. Иначе ничего серьёзного сделать было бы невозможно :)
—
Dr.Alex
(24.11.2004 17:47,
пустое
)
А что, большие проекты кто-то делает на ISE WebPack? ;-)
—
Oldring
(24.11.2004 18:11,
пустое
)
делает.... Но это крайний случай.
—
zlyh
(24.11.2004 19:06,
пустое
)
а кто говорит о больших проектах? :))))
—
Doka
(24.11.2004 18:14, 100 байт)
Каюсь, я прочитал слово "серьезный" как "большой".
—
Oldring
(24.11.2004 18:17,
пустое
)
+ имена сигналов с критичными задержками "Post-Place & Route Static Timing Report" выдает
—
Doka
(24.11.2004 17:36,
пустое
)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru