«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Архив. Страница 41
- Какого хрена..!(объясните странное для меня поведение сигнала) — И будет тебе счастье (21.03.2005 20:50, 1179 байт)
- Что можно сделать если не компилируется? — Igor A. (21.03.2005 16:53, 255 байт)
- как сделать логику на ПЗУ? — Dmitry (21.03.2005 16:48, 106 байт)
- Массив констант — Maksim (21.03.2005 12:45, 264 байт)
- Ответ: (+) — vitus_strom (21.03.2005 13:18, 233 байт)
- Verilog vs VDHL на чем писать-то? (Если качество и универсальность важнее чем скорость и простота) — Artem (18.03.2005 02:43, пустое)
- Добрый день господа! Вопрос по Verilog2001 и Алдеку ХДЛ 6.2 (то ли у нас с ним интерфесы разные, толи..) — des00 (17.03.2005 15:35, 583 байт)
- Мужики, посоветуйте хорошую доку по верилогу — rat (17.03.2005 09:23, 105 байт)
- Намылил. — druzhin (17.03.2005 11:39, пустое)
- Нужна оценочная информация про FPGA (CPLD) — Кирдык (17.03.2005 02:57, 448 байт)
- разыскивается приятный просмотрщик/редактор текста на Verilog/VHDL под Linux. Функциональность примерно как у редактора ActiveHDL — urri (16.03.2005 20:04, пустое)
- Лицензия на Altera Quartus II 4.1 Web Edition — Dennis (14.03.2005 05:01, 108 байт)
- А есть такой софт который по иерархическому VHDL файлу составляет структурную схему, разворачивая все уровни иерархии и представляющую это все графически? Т.е. что-то подобное на RTL, но до синтеза. — Victor® (12.03.2005 12:03, пустое)
- Передать из Task наружу кусок памяти, в Верилоге ? (+) — -=Sergei=- (11.03.2005 13:03, 462 байт)
- Отключить дисковое ЕСС — KAlex (11.03.2005 12:50, 162 байт)
- programma dlya LCD in VHDL — Gosha (10.03.2005 19:25, 179 байт)
- Проблемка следующая: ModelSim выдает ошибку "Fatal ERROR : SDF file require Xilinx Primitive library" — Rok (10.03.2005 12:58, 336 байт)
- Чайниковский вопрос. Можно ли как-то в vhdl указать, что выход компонента никуда не подключен (+) — Хангуг (10.03.2005 12:38, 77 байт)
- Ответ: (+) — vitus_strom (10.03.2005 12:57, 81 байт)
- да — vad (11.03.2005 10:42, 144 байт)
- Игнорирование RLOC на верхнем уровне иерархии. — fire-ash (10.03.2005 04:43, 806 байт)
- Подскажите please фрагмент делителя по Уолшу на VHDL... — Boroda (10.03.2005 00:55, 81 байт)
- 2SM: Помогите, пожалуйста, навести ясность в таком вопросе: (+) — dxp (08.03.2005 19:24, 452 байт)
- 2Oldring: Мне кажется, Вы немного прямолинейно воспринимаете описание идею описания железа средствами языка программирования. (+) — dxp (07.03.2005 15:49, 8491 байт)
- Чем можно откомпилировать модуль, так чтобы его потом можно было использовать, но нельзя править? Например CoreGen. — kas (06.03.2005 11:22, пустое)
- ngdbuild — andrew_b (09.03.2005 08:51, пустое)
- У кого есть, киньте, пожалуйста, Verilog стандарт 2001 на мыло. Очень надо. — Vitamin (04.03.2005 14:12, 55 байт)
- Использование Active-HDL — Jodan (03.03.2005 18:38, 243 байт)
- Хочу разобраться с Micro-Cap7. Киньте ссылку русскоязычную на описание Micro-Cap7 и на синтаксис PSpice (английское есть) если не трудно. — zerga (03.03.2005 14:23, пустое)
- Надоело формировать одноклоковые импульсы по фронту вручную. Может есть библиотечная VHDL-функция? — cms (03.03.2005 12:51, 430 байт)
- ПЛИС — Mortalis (02.03.2005 16:12, 76 байт)
- PCI core — SimonX (01.03.2005 15:03, 237 байт)
- Бредовый вопрос но совсем не оффтопик(+) — dachny (01.03.2005 14:36, 253 байт)
- Кто нибуть разрабатавал софт под JTAG для тестирования соединений на плате и внутрисхемного програмирования FLASH памяти используя выводы плис либа процессора — Vitalik_27 (01.03.2005 11:40, пустое)
- Ищу книгу ы электронном виде: M. Ciletti. Advanced Digital Design with the Verilog HDL — glock17 (28.02.2005 07:39, пустое)
- тут начальство в приступе неслыханой щедрости требует полку всякими полезными и умными книжками забить типа оно и для интерьера полезно и сами может че почитаем. Вопрос есть ли на русксом какой-нибуть фундаментальный труд по Вериложеству а то я в инете искал ни че не нашел. — dachny (26.02.2005 14:46, пустое)
- А кто -бы подсказал, где взять Cadance NC-VHDL Desktop? — Vladislav_M (24.02.2005 12:35, пустое)
- Спасибо за совет, НО... нужны тексты программ на VHDL — vardas (22.02.2005 17:22, 489 байт)
- может кто посоветует где в инете статьи, публикации.. на англиском по темам микроконроллеров, разработки, плис, программирование — va92 (21.02.2005 19:04, пустое)
- MODELSIM 5.6 A (XE) — std777 (20.02.2005 05:48, 168 байт)
- Помогите кто-нибудь! — vardas (20.02.2005 04:45, 260 байт)
- Исследование оптимизационных процедур при синтезе логических структур — vardas (20.02.2005 04:38, 259 байт)
- А чего не работает dsp конфа блин? — мдас... (18.02.2005 20:59, пустое)
- Нужны доки по Pspice на базе Orcad, что нибудь вроде самоучителя. — Petryha (16.02.2005 16:59, пустое)
- что за фигня может быть? перемножаю на Верилоге знаковое и беззнаковое, а результат получается положительным всегда !!!! — Doka (14.02.2005 15:49, пустое)
- Преобразование бинарных форматов на VHDL — sir-yuri (14.02.2005 13:15, 272 байт)
- Лицензия на Altera Quartus II 4.1 Web Edition — Plusik (13.02.2005 16:15, 112 байт)
- Народ! У кого есть лекарство триальности для Либеро 6.1 от Актел? Пришлите плз. — Hornet (13.02.2005 12:26, пустое)
- Подскажите, ISE Foundation выдает сообщение: hdlin_check_no_latch. Как разрешить использование защелок? — Sanek (11.02.2005 11:54, пустое)
- Посоветуйте пожалуйста симулятор для VHDL. ModelSim что-то не прет. — Sanek (11.02.2005 10:20, пустое)
- Ребята подскажите где почитать про метастабильность. — SeregaDoc (10.02.2005 16:02, пустое)
- Как модель памяти SRAM на verilog вставить в MAX PLUS II??? — RuslanNd (10.02.2005 13:48, 195 байт, ссылка)
- Кто как описывает свои VHDL-компоненты? — cms (10.02.2005 13:04, 401 байт)
- Кто моделировал FIFO буфер от МегаВизард Квартуса? Проблема моделирования в Active HDL. — SeregaDoc (10.02.2005 10:18, 316 байт)
- И снова о RTFM. Как проще всего сгенерить бит четности? Если кому не лень - напишите вариант. — tivocr (09.02.2005 14:35, пустое)
Телеконференции
|||
Главная страница