[an error occurred while processing this directive]
|
Это ведь основное. На Верилоге - описание модуля, на AHDL - описание сабдизайна.
Мне показалось, что писанины добавляет там необходимость явно описывать конструкторы и процессы. Но с другой стороны, это и удобство - не надо ничего изобретать, разработаны специальные средства. А писанина эта заметно облегчается при использовании хорошего редактора с context tagging и word completion, чего мне сейчас не хватает для верилога (недоделана поддержка этого хозяйства в редакторе).
Я бы скорее всего не нем бы и писал, если бы был доступен синтезатор для ПЛИСов.
E-mail: info@telesys.ru