[an error occurred while processing this directive]
А поддерживает ли верилог(+)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
миниатюрный аудио-видеорекордер mAVR

Отправлено переходящий от AHDL к VHDL 22 ноября 2004 г. 15:26
В ответ на: 2SM про MY_VAR[15..0]:MY_MODULE; отправлено dxp 22 ноября 2004 г. 09:31

рекурсию? На AHDL удобно описывать простой параметризируемый модуль, который в процессе генерации вызывает сам себя, таким образом можно генерировать регулярные структуры типа "дерево" например.

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru