[an error occurred while processing this directive]
std_ulogic
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено Oldring 13 апреля 2006 г. 14:25
В ответ на: Извините за глупые вопросы (+) отправлено gladov 13 апреля 2006 г. 10:28

это - бызовый тип. std_logic - это resolved подтип std_ulogic. Разница в применении базовых типов и resolved подтипов описана в стандарте языка. std_ulogic полезен при описании аргументов и результатов функций, а также чтобы явно указать, что у сигнала должен быть ровно один драйвер. std_logic используется при моделировании результатов синтеза так как правильно описывает процессы в реальном железе.

При описании процессов для FPGA синтеза лучше использовать конструкцию

process( Clock )
begin

if rising_edge( Clock ) then

-- логика изменения состояния машины

if Reset then

-- логика синхронного сброса состояния машины.

end if;

end if;

end process;

При этом в данном случае Clock - сигнал типа std_logic, std_ulogic или bit; Reset - сигнал типа boolean.

Процессы только для моделирования можно описывать как угодно - в пределах семантики VHDL и обходя глюки системы моделирования.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Rambler's Top100 Рейтинг@Mail.ru
Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание

E-mail: info@telesys.ru