[an error occurred while processing this directive]
1,5 месяца на таймер??? При знании VHDL? Очень странно. По моим прикидкам должна быть неделя-полторы максимум. Так меняется только синтаксис языка.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
SM
27 января 2006 г. 13:48
В ответ на:
Verilog
отправлено <font color=gray>REXX</font> 27 января 2006 г. 12:29
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
NoIX ключ
:
Запомнить
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
E-mail:
info@telesys.ru