[an error occurred while processing this directive]
Ja ispol#zuju signal <= '1', GND, VCC, component GND, VCC Poluchaju na vychode vsegda odno i tozh.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
KA
13 октября 2003 г. 12:33
В ответ на:
VHDL, очень простой вопрос.
отправлено JohnKorsh 12 октября 2003 г. 16:58
Составить ответ
|||
Конференция
|||
Архив
Ответы
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru