[an error occurred while processing this directive]
|
Нужно сравнить 2 здоровенных VHDL проекта. Хотел бы найти чего-то, что будет это делать с определенным интеллектом: игнорировать пробелы, пустые строки, комментарии и т.д. В общем сравнивать конструкции, а не по символам. Кто может что-нибудь посоветовать. Заранее благодарен.
E-mail: info@telesys.ru