[an error occurred while processing this directive]
Ну на VHDL такие хитрые задержки делаются на раз :))
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
И все же я прихожу к выводу, что внутриности можно писать на Verilog, в тестбенчи на VHDL.... жаль что Cadence не очень дружит с последним :(
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru