Отправлено Кн 15 октября 2004 г. 11:35 В ответ на: приведенный Вами поведенческий оператор вообщем не описывает задержку цепи отправлено yes 15 октября 2004 г. 11:02

В VHDL тоже существует очередь событий,
последующий оператор не просто стирает предыдущий,
а есть алгоритм фильтрации событий, зависящий
от типа применяемой задержки.
В Verilog этого нет - как следствие - простая
концепция задержки, но необходимость применения
specparam для моделирования реального поведения.
А я люблю все языки :)