[an error occurred while processing this directive]
чего-то я тоже не понял. после NC-Verilog-a все это с непривычки кривым кажется, но Aldec - какая-то полуфункциональная детская игрушка (по крайней мере мне так показалось)
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))