[an error occurred while processing this directive]
Вопрос по Verilog-у
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено GMavr 06 марта 2003 г. 22:45

Как будет работать такая конструкция:

reg [7:0] counter;
reg [7:0] number; // Считаем, что number = 255
reg output;

always @(posedge MCLK)
begin
counter <= counter + 1;
if (counter = (number + 1'b1))
output <= 1'b1;
else
output <= 1'b0;
end

Вопрос: будут ли присутствовать на выходе output импульсы?
Т.е. если number=255, то number+1=0 или нет?

Эксперименты показывают, что импульсы есть. Так и должно быть?

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru