[an error occurred while processing this directive]
Настоящий железячник рисует схему - иногда пишет на Verilog и не задумывается о х-не на умерший VHDL, предоставляя софту преобразовать абракадабру в приемлемый вид
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))