[an error occurred while processing this directive]
|
signal cnt : std_logic_vector(7 downto 0) := "00000000";
signal DIV_N: std_logic_vector(2 downto 0):= "000";
Это не синтезируется. так что cnt в синтезируемой модели будет U, а если к U прибавить 1, то опять получается U. и так далее...
E-mail: info@telesys.ru