[an error occurred while processing this directive]
|
Книжки на "нагане".
Про вопрос YAB:
Аналога VHDL-ного generate в Verilog-е до "2001" не было.
Что в Verilog 2001 zlyh ответить(прям щас, не читал я, потому к yes-у и пристаю) не может.
Мой пример "1)" считать не удачным.
Про подмодули (опять):
Сейчас есть плата. Толпология одинаковая, мелкосхемы будут впаиваться разные. В зависимости от них ПЛИС должна работать по разному. Зашивки в ПЛИС будут разные (не универсальные. так надо).
Чтобы не держать несколько исходников попытаюсь это параметризировать.
Почему именно подмодули и почему generate? Для периферии нужны FIFO-шки. Это подмодуль (component). (это почему именно подмодули) Внутри process-а нельзя устанавливать компоненты по синтаксису, в always-е помоему то же. В generate можно.
Рожу чёндь красивое - покажу.
И совсем не по теме, но раз уж меня сегодня несёт...
Есть такой TVtuner FlyVideo3000. В нём стоит TV-decoder Philips SAA7134. Кто скажет как его программировать? В Data sheet-е этого нет. Или пошлите меня...:-). На Филипсе я был.
Если кто ответит то пожалуйста на почту.
E-mail: info@telesys.ru