Отправлено zlyh 01 октября 2003 г. 12:16 В ответ на: ню-ню :) отправлено yes 29 сентября 2003 г. 16:56

VHDL-ные track, itresh, itresh_search, bit_field также как и Verilog-ные bit1, word1, bit2 должны быть декларированы "до того".

alias-ом разве что можно совместить декларацию и присваивание

constant track_length ...
alias track : std_logic_vector(track_length-1 downto 0) is DI_latch(track_length-1 downto 0);
alias itresh : std_logic_vector(itresh_length-1 downto 0) is DI_latch(track'length+itresh_length-1 downto track'length);

"track_length" потому что сомневаюсь что в том же statement возможно использовать атрибут track'length. Это же не определение сигнала.
Да и синтезёр(после синтеза) и имплементатор не полюбят (не обратят внимание на) алиасы.
Массивы (описание регистра, шины как массив бит) в ВХДЛ-е помоему действительно сделаны не для инженера.