[an error occurred while processing this directive]
Регистр с асинхронной предустановкой, как правильно писать на Verilog
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено Кн 28 июля 2005 г. 10:19

Хотелось бы такое только правильно :

module dff1 (q, d, clk, load, data);
input d, clk, load, data;
output q;
reg q;
always @(posedge clk or posedge load)
begin
if (load)
begin
q <= data;
end
else
begin
q <= d;
end
end
endmodule

Прошу специалистов помочь.

Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 
NoIX ключ :  Запомнить

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru