Отправлено Кн 29 июля 2005 г. 09:39 В ответ на: К сожалению в DFFEA это не синтезировалось. Натурально вышла логика на clr и set. Это чревато последствиями :( :( отправлено SM 28 июля 2005 г. 18:19

Я хотел только найти правильный способ описать это на Verilog.
Даже если синтезатор может вставить DFFEA и
мы смогли бы найти соответствующий код на Verilog,
это ничего не дает. Код будет жестко привязан
к конкретному синтезатору и библиотеке. Мало того,
с переносимостью положение станет хуже, чем при
использовании примитива, поскольку для адаптации
под другую технологию нужно будет отслеживать по тексту
во что синтезатор превращает описание. Найти и заменить
примитив намного легче.

• А вот интересно, кто глючит? Я или квартус? (+) — SM   (29.07.2005 15:17 195.225.131.183, 656 байт)
  • Synplify синтезирует корректно.(+) — Кн   (29.07.2005 16:10 213.33.250.250, 75 байт)
    • Ну вот - и нашлось место где синплифи лучше квартуса. Хотя это похоже на банальный баг. — SM   (29.07.2005 16:25 195.225.131.183, пустое)