Отправлено -=Electrovoicer=- 11 февраля 2005 г. 15:36

задача: реализовать контроллер асинхронной памяти (для подключения устройств типа SRAM и других девайсов) 16 бит данных 16 бит адреса на плисе, причем адрес/данные/RD/WR/CS от проца к плису и обратно передавать по SPI. скорости порядка 20-30Мбит/с (по SPI)

я могу это нарисовать из стандартной логики в MAX2+ и скомпилить под альтеру 3000, AHDL я не владею

вопрос: насколько меньше (на вскидку) займет этот проект на AHDL? т.е. к примеру нарисованное я бы засунул в 3128, а AHDL влез бы в 3064

• Вылизанный схематик ВСЕГДА будет меньше! Укакаешься все тонкости на любом языке описать. Но дело ж не в том! Когда 10 триггеров и вентилей - ты крут! А дальше???? Всю логику память и MC в схематике укакаешься просто нарисовать... — Пятничный хрен   (11.02.2005 18:59, пустое)
  • Нет. (+) — Oldring   (11.02.2005 20:09, 462 байт)
    • "VHDL при синтезе оптимизируется на высоком уровне. " Конечно как только ВХДЛ так оптимизация в самых верхах выше прямо некуда (-) — dachny   (13.02.2005 16:06, пустое)
      • Во-во. Оптимизируется не написанное на языке, а синтезированная с языка логика. — SM   (13.02.2005 16:41, пустое)
    • Только вот оптимизируется логика, синтезированная с VHDL, verilog, AHDL и схематики примерно одинаково (+) — SM   (11.02.2005 22:55, 95 байт)
      • Как ксилинксоид по поводу Квартуса ничего сказать не могу. — Oldring   (12.02.2005 13:49, 582 байт)
        • Ответ: (+) — SM   (13.02.2005 13:10, 908 байт)
          • Не совсем. (+) — Oldring   (14.02.2005 14:04, 1042 байт)
            • Ответ: (+) — SM   (14.02.2005 19:00, 1710 байт)
              • Ответ: (+) — Oldring   (14.02.2005 20:49, 1234 байт)
                • Ответ: (+) — SM   (14.02.2005 21:24, 1844 байт)
                  • Вероятно, мне пришлось копаться в не лучшем AHDL коде. — Oldring   (15.02.2005 14:10, пустое)
• Осмелюсь предположить, (+) — dxp   (11.02.2005 16:22, 288 байт)
  • идея такая(+) — -=Electrovoicer=-   (11.02.2005 16:51, 454 байт)
    • Может Exacalibur алтеровский минимизирует окружение? — Пятничный хрен   (11.02.2005 19:11, пустое)
• столько же и займет. AHDL это текстовое описание той-же схемы (+) — SM   (11.02.2005 15:39, 63 байт)
  • А что, на схемы научились натравливать оптимизирующий синтезатор? — Oldring   (11.02.2005 20:24, пустое)
    • Схема идентично AHDL коду и синтезируется тем-же синтезатором. — SM   (11.02.2005 22:37, пустое)
      • Sorry, не заметил, что речь идет именно про AHDL. Я имел в виду высокоуровневые языки, такие, как VHDL и Verilog. — Oldring   (12.02.2005 13:07, пустое)
        • " имел в виду высокоуровневые языки" великие языки языки прямо таки БОГОВ (-) — dachny   (13.02.2005 16:09, пустое)
        • '' — dachny   (13.02.2005 16:08, пустое)
  • А что, на схемы научились натравливать оптимизирующий синтезатор? — Oldring   (11.02.2005 20:09, пустое)
  • ну а каким то способом можно выиграть? верилог, VHDL... или овчинка выделки не стоит? — -=Electrovoicer=-   (11.02.2005 15:47, пустое)
    • Никаким. Опциями синтезатору. И максимально грамотным построением схемы. — SM   (11.02.2005 15:49, пустое)
      • А метод ввода схемы в комп рояли не играет почти. — SM   (11.02.2005 15:50, пустое)