Вылизанный схематик ВСЕГДА будет меньше! Укакаешься все тонкости на любом языке описать. Но дело ж не в том! Когда 10 триггеров и вентилей - ты крут! А дальше???? Всю логику память и MC в схематике укакаешься просто нарисовать... («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] Вылизанный схематик ВСЕГДА будет меньше! Укакаешься все тонкости на любом языке описать. Но дело ж не в том! Когда 10 триггеров и вентилей - ты крут! А дальше???? Всю логику память и MC в схематике укакаешься просто нарисовать...

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Пятничный хрен 11 февраля 2005 г. 18:59
В ответ на: объясните чайнику в плисах(+) отправлено -=Electrovoicer=- 11 февраля 2005 г. 15:36

Составить ответ ||| Конференция ||| Архив

Ответы

Нет. (+) — Oldring (11.02.2005 20:09, 462 байт)
- "VHDL при синтезе оптимизируется на высоком уровне. " Конечно как только ВХДЛ так оптимизация в самых верхах выше прямо некуда (-) — dachny (13.02.2005 16:06, пустое)
  - Во-во. Оптимизируется не написанное на языке, а синтезированная с языка логика. — SM (13.02.2005 16:41, пустое)
- Только вот оптимизируется логика, синтезированная с VHDL, verilog, AHDL и схематики примерно одинаково (+) — SM (11.02.2005 22:55, 95 байт)
  - Как ксилинксоид по поводу Квартуса ничего сказать не могу. — Oldring (12.02.2005 13:49, 582 байт)
    - Ответ: (+) — SM (13.02.2005 13:10, 908 байт)
      - Не совсем. (+) — Oldring   (14.02.2005 14:04, 1042 байт)
        
        Ответ: (+) — SM   (14.02.2005 19:00, 1710 байт)
        
        Ответ: (+) — Oldring   (14.02.2005 20:49, 1234 байт)
        
        Ответ: (+) — SM   (14.02.2005 21:24, 1844 байт)
        
        Вероятно, мне пришлось копаться в не лучшем AHDL коде. — Oldring   (15.02.2005 14:10, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа