Отправлено V61 28 июля 2004 г. 15:43 В ответ на: Вопрос о работе на Verilog(Vhdl) (+) отправлено Builder 28 июля 2004 г. 15:10

Если есть Lpm, можно и описать также (разве, что нужно очень быстро написать сложный модуль).
А у Xilinx таких функций нет (только примитивы).
Но, так или иначе, на все случаи Lpm модулей все равно не будет.
Так что учитесь описывать оптимальные модули.

• Ответ: — Builder   (28.07.2004 16:04, 195 байт)
  • Я не работаю с Altera, но мало вериться. — V61   (28.07.2004 16:30, 368 байт)
    • Очень интересно (+) — SM   (28.07.2004 16:56, 269 байт)
      • Там не все так просто. — V61   (29.07.2004 10:23, 406 байт)
        • Еще интереснее (+) — SM   (29.07.2004 10:52, 268 байт)
          • Они, конечно, есть. — V61   (29.07.2004 11:22, 428 байт)
      • Ответ: — zlyh   (28.07.2004 17:55, 404 байт)
  • Есть. (А что такое альтеровский "lpm" я, например, не знаю) — zlyh   (28.07.2004 16:16, пустое)
    • Это их можно сказать аналог синопсисовского "DesignWare" — SM   (28.07.2004 17:09, пустое)
• К сожалению чтобы оптимально (+) — SM   (28.07.2004 15:50, 195 байт)
  • Если так, то это проблема синтезатора. — V61   (28.07.2004 16:10, 196 байт)
    • Альтерские дела это (+) — SM   (28.07.2004 16:53, 362 байт)
      • А что DesignWare генерит? VHDL под конкретный чип, имеется в виду ПЛИС? Где его взять, интересно посмотреть. — Victor®   (28.07.2004 17:30, пустое)
        • DesignWare генерит (+) — SM   (28.07.2004 17:36, 466 байт)
          • А насколько SYNOPSIS хорош для ПЛИС (или с Synplyfy Pro/Amplify ему сложно бороться)? — Victor®   (28.07.2004 17:54, пустое)
            • Не могу сказать. Синплифи (+) — SM   (28.07.2004 18:00, 174 байт)
              • По поводу кто лучше оптимизирует: квартус или леонардо (+) — DPAVLOV   (28.07.2004 19:02, 284 байт)
                • У меня наоборот все (+) — SM   (28.07.2004 22:10, 317 байт)
                  • Поддерживаю — Victor®   (29.07.2004 16:23, пустое)
                  • Да - проект проходивший сравнений это (+) — SM   (28.07.2004 22:13, 156 байт)
                    • Когда я сравнивал два синтезатора, (+) — DPAVLOV   (29.07.2004 09:28, 508 байт)
                      • Ответ: (+) — SM   (29.07.2004 11:01, 864 байт)
                        • Странно, что специалист по AHDL пользуется Verilog (+) — DPAVLOV   (29.07.2004 15:43, 466 байт)
                          • Ответ: (+) — SM   (29.07.2004 15:53, 425 байт)
                      • С моделированием, как раз, все просто: — dxp   (29.07.2004 10:58, 387 байт)
                        • Именно так. — SM   (29.07.2004 11:06, пустое)
      • Политика, наверное, такая. — V61   (28.07.2004 17:09, 271 байт)
        • Так библиотеки входят туда (+) — SM   (28.07.2004 17:16, 409 байт)