Отправлено SM 28 июля 2004 г. 17:36 В ответ на: А что DesignWare генерит? VHDL под конкретный чип, имеется в виду ПЛИС? Где его взять, интересно посмотреть. отправлено VictorR 28 июля 2004 г. 17:30

оптимальные модули для данного семейства. Для АСИКов она входит в комплект синопсиса (не полная, полная очень толстая и бабок ой-ой стоит, как весь синопсис).

Под альтеру она лежит в quartus/eda/synopsys/dw в виде криптованных vhdl-описаний. А синтетические либы лежат в quartus/eda/synopsys/dc/syn//lib/.sldb. Подробное описание как подключать этот хлам к синопсису есть в хелпе, там прям скрипты даны. Где ее брать для других плисов - я не знаю.

• А насколько SYNOPSIS хорош для ПЛИС (или с Synplyfy Pro/Amplify ему сложно бороться)? — Victor®   (28.07.2004 17:54, пустое)
  • Не могу сказать. Синплифи (+) — SM   (28.07.2004 18:00, 174 байт)
    • По поводу кто лучше оптимизирует: квартус или леонардо (+) — DPAVLOV   (28.07.2004 19:02, 284 байт)
      • У меня наоборот все (+) — SM   (28.07.2004 22:10, 317 байт)
        • Поддерживаю — Victor®   (29.07.2004 16:23, пустое)
        • Да - проект проходивший сравнений это (+) — SM   (28.07.2004 22:13, 156 байт)
          • Когда я сравнивал два синтезатора, (+) — DPAVLOV   (29.07.2004 09:28, 508 байт)
            • Ответ: (+) — SM   (29.07.2004 11:01, 864 байт)
              • Странно, что специалист по AHDL пользуется Verilog (+) — DPAVLOV   (29.07.2004 15:43, 466 байт)
                • Ответ: (+) — SM   (29.07.2004 15:53, 425 байт)
            • С моделированием, как раз, все просто: — dxp   (29.07.2004 10:58, 387 байт)
              • Именно так. — SM   (29.07.2004 11:06, пустое)