Отправлено SM 29 июля 2004 г. 11:01 В ответ на: Когда я сравнивал два синтезатора, (+) отправлено DPAVLOV 29 июля 2004 г. 09:28

Для меня лично в виду привычки AHDL и повышает читабельность, и ускоряет разработку. Верилог к сожалению в некоторых местах сильно проигрывает AHDL'ю (то что if/case только внутри always можно делать это раз - недосмотрел и защелок и комбинаторных циклов наполучал, и отсутствие "defaults" в верилоге). Это к читаемости - вместо AHDL'ного case в верилоге получается длииииинный assign из операторов (A?B:C). При этом если тоже упихать в always @* и в case синтезируется комбинаторный цикл, для его ликвидации приходится лишка подумать.

А верилог я получал из AHDL при помощи xport.exe, который транслирует конструкции одного языка в конструкции другого - так что получался полностью идентичный исходному вериложный модуль, который и скармливался другим синтезаторам. По такой системе даже был испечен один ASIC, так что идентичность проверена уже "железно".

• Странно, что специалист по AHDL пользуется Verilog (+) — DPAVLOV   (29.07.2004 15:43, 466 байт)
  • Ответ: (+) — SM   (29.07.2004 15:53, 425 байт)