[an error occurred while processing this directive]
Скорее всего ты что-то не так делаешь, разбирайся с симуляцией внимательно....
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
_aquarius_
20 ноября 2003 г. 14:32
В ответ на:
ГЛЮК в Quartus и FLEX10KE. Есть VHDL модуль, в нем счетчик INTEGER RANGE 0 TO 1023. при моделировании значение то останавливается на 7, то на 511. Если использовать серию MAX3000A, то все ОК. В чем трабл ???
отправлено Rodionov Sergey 20 ноября 2003 г. 14:16
Составить ответ
|||
Конференция
|||
Архив
Ответы
Блин, просто тупо выбираю в девайсах вместо MAX3000A FLEX10K и все - глюк !!!
—
Rodionov Sergey
(20.11.2003 14:38,
пустое
)
Что-то похожее было. Просто для разных семейств опции компиляции разные.
—
Victor Yurchenko
(20.11.2003 14:44,
пустое
)
Может симулируешь на предельных скоростях - одно семейство успевает, а другое уже глючит.
—
_aquarius_
(20.11.2003 15:16,
пустое
)
А вот и нет!(+)
—
Victor Yurchenko
(20.11.2003 15:52, 861 байт)
Ответ: (+)
—
_aquarius_
(20.11.2003 16:52, 286 байт)
То-то и оно что явно RANGE указан...
—
Rodionov Sergey
(20.11.2003 17:20, 150 байт)
Просимулируй на пониженной на порядок скорсти...............
—
_aquarius_
(20.11.2003 17:47,
пустое
)
Увы, старых проjектов груз не дает мне полностью насладиться всеми прелестями Synplify :(
—
Victor Yurchenko
(20.11.2003 17:00, 56 байт)
Ответ: через квартус например всю схематику можно перевести в текстовое описание (verilog or VHDL), и никаких проблем. сам так делал неоднократно.
—
murid0
(21.11.2003 13:44,
пустое
)
(+)
—
_aquarius_
(20.11.2003 17:20, 120 байт)
Рискую поднять дискуссию "какой язук лучше", но (+)
—
Victor Yurchenko
(20.11.2003 18:21, 522 байт)
tot kotoryj znaesh
—
KA
(21.11.2003 11:40,
пустое
)
намана там все - через месяц работы максимум в вашей личной библиотеке хранится и LOG2 и еще масса полезных функций процедур и сомпонентов. главное гетко помнить какие конструкции синтезируются а какие обрабатываются на этапе компиляции
—
lutik
(21.11.2003 11:34,
пустое
)
"намана там все" - что это? Или, может быть, куда?
—
Victor Yurchenko
(21.11.2003 13:41,
пустое
)
на счет "намана" - и про Verilog и про VHDL + функции, хотя признаю что наличие штатных функций типа CEIL, LOG2 и DEFINE в AHDL приятно
—
lutik
(21.11.2003 14:01,
пустое
)
И report работает, в отличие от display в верилоге. Облом альтеровцам доделать.
—
Victor Yurchenko
(21.11.2003 18:25,
пустое
)
Аналогично Verilig-у. Мое СУБЪЕКТИВНОЕ мнение (+)
—
_aquarius_
(20.11.2003 18:49, 145 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru