Отправлено Victor Yurchenko 20 ноября 2003 г. 18:21 В ответ на: (+) отправлено _aquarius_ 20 ноября 2003 г. 17:20

хочу сказать пару слов в защиту AHDL. Тут много писали об "альтеровской песочнице". В плане ограниченности одним производителем - да, это так. Но в остальном он вполне хорош.
Написал я как-то на AHDL счетик, генерирующий сигнал определенной длительности. В парметрах - входная частота и требуемая длительность результирующего сигнала, который брался со старшего разряда. Разрядность счетчика вычислялась. Элементарно, правда?
Ну, теперь то же самое на Verilog. Ой! А где функция LOG2()???
:(
А как в VHDL?

• tot kotoryj znaesh — KA   (21.11.2003 11:40, пустое)
• намана там все - через месяц работы максимум в вашей личной библиотеке хранится и LOG2 и еще масса полезных функций процедур и сомпонентов. главное гетко помнить какие конструкции синтезируются а какие обрабатываются на этапе компиляции — lutik   (21.11.2003 11:34, пустое)
  • "намана там все" - что это? Или, может быть, куда? — Victor Yurchenko   (21.11.2003 13:41, пустое)
    • на счет "намана" - и про Verilog и про VHDL + функции, хотя признаю что наличие штатных функций типа CEIL, LOG2 и DEFINE в AHDL приятно — lutik   (21.11.2003 14:01, пустое)
      • И report работает, в отличие от display в верилоге. Облом альтеровцам доделать. — Victor Yurchenko   (21.11.2003 18:25, пустое)
• Аналогично Verilig-у. Мое СУБЪЕКТИВНОЕ мнение (+) — _aquarius_   (20.11.2003 18:49, 145 байт)