[an error occurred while processing this directive]
|
Может ли Leonardo Spectrum или Precision Sinthesis выполнить смешанный синтез проекта. То есть один модуль описан на VHDL, другой на Verilog, а связи между ними выполнены на BLOCK Diagram графически. В результате генерится Verilog или VHDL описание - верхний уровень. Modelsim это понимает, а вот с синтезом проблемы... Или я чего то не так делаю?
E-mail: info@telesys.ru