[an error occurred while processing this directive]
|
1. При правильном проектировании практически никогда не возникает потребности в принудительных задержках сигналов (о чем и сказал druzhin). Все управление - через constrains
2. Если все-таки надо, то вариантов много - зависит от точности и стабильности требуемой задержки: а) через pll, как посоветовал Tosha, б) задерживать через цепочку триггеров, кот. тактировать прямым/инверсным клоком, в) задерживать через несколько буферов, сказав синтезатору не оптимизировать этот модуль (+ constains на выход), а потом смотреть временной репорт.
E-mail: info@telesys.ru