[an error occurred while processing this directive]
|
Года полтора-два оказался в такой же ситуации. До этого спокойно сидел на Альтере и AHDL'е. Жисть заставила познакомиться с Зайлинксом. Потыкался, потыкался и понял, что без Verilog/VHDL там делать нечего - схематик там полный отстой, яыка, адекватного AHDL тоже нет. Но в итоге не жалею, открыл для себя совершенно другой подход в проектировании, который, имхо, более продуктивен и универсален. Теперь на Альтере тоже так же работаю - на Верилоге.
Верилог, конечно, необязательно, можно на VHDL, но, имхо, Верилог заметно проще в освоении и сможете быстро на нем начать работать.
E-mail: info@telesys.ru