[an error occurred while processing this directive]
Верилог (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Отправлено
dxp 01 июля 2005 г. 12:28
В ответ на: Ответ: отправлено
SAZH 01 июля 2005 г. 11:57
притом, что это язык моделирования (и синтеза), а AHDL - это язык только лишь синтеза. И на Верилоге можно систему моделировать, а на AHDL нет. Использую я АктивХДЛ, но это не суть важно.